[发明专利]接触结构的制作方法有效
| 申请号: | 202011208320.8 | 申请日: | 2020-11-03 |
| 公开(公告)号: | CN113608409B | 公开(公告)日: | 2022-04-01 |
| 发明(设计)人: | 何熊武;徐伟国;白源吉;谈文毅 | 申请(专利权)人: | 联芯集成电路制造(厦门)有限公司 |
| 主分类号: | G03F7/20 | 分类号: | G03F7/20;G03F1/00;H01L21/027 |
| 代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 陈小雯 |
| 地址: | 361100 福建*** | 国省代码: | 福建;35 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 接触 结构 制作方法 | ||
本发明公开一种接触结构的制作方法,其包括下列步骤,提供基底,基底包括第一区与第二区。在基底上形成介电层,并于介电层上形成光致抗蚀剂层。进行曝光制作工艺,曝光制作工艺包括多个第一曝光步骤与多个第二曝光步骤。各第一曝光步骤是对基底的第一区的一部分进行。各第二曝光步骤是对基底的第二区的一部分进行,且各第二曝光步骤是在以第一预定距离形成的第一叠对偏移的状况下进行。进行显影制作工艺,用以在光致抗蚀剂层中形成多个开口。
技术领域
本发明涉及一种接触结构的制作方法,尤其是涉及一种包括曝光制作工艺的接触结构的制作方法。
背景技术
集成电路(integrated circuit,IC)是通过形成于基底或不同膜层中的图案化特征(feature)构成的元件装置以及内连线结构所建构。在IC的制作过程中,光刻(photolithography)制作工艺为一不可或缺的技术,其主要是将所设计的图案,例如电路布局图案形成于一个或多个光掩模上,然后再通过曝光(exposure)与显影(development)步骤将光掩模上的图案转移至一膜层上的光致抗蚀剂层内。之后,再利用图案化的光致抗蚀剂层为掩模进行蚀刻制作工艺以将复杂的布局图案精确地转移至半导体芯片上。
然而,在上述的制作工艺中,许多因素(例如制作工艺稳定性、均匀性、基底状况等)会影响制作结果而可能导致缺陷(defect)的形成,进而使得产品的生产良率受到影响。因此,如何通过制作工艺条件设计或/及检测手法的搭配下达到减少缺陷与提升生产良率的效果一直是相关领域人员努力的方向。
发明内容
本发明提供了一种接触结构的制作方法,对基底的不同区域分别进行不同的曝光步骤,并以叠对偏移(overlay shift)的状况下进行部分的曝光步骤。通过此方式可缩小部分区域的制作工艺宽容度而使得后续制作工艺中发生的缺陷可更容易被检测出,进而可用以调整相关的制作工艺条件而达到改善制作工艺良率的效果。
本发明的一实施例提供一种接触结构的制作方法,包括下列步骤。首先,提供一基底,基底包括一第一区与一第二区。在基底上形成一介电层,并于介电层上形成一光致抗蚀剂层。进行一曝光制作工艺,曝光制作工艺包括多个第一曝光步骤与多个第二曝光步骤。各第一曝光步骤是对基底的第一区的一部分进行。各第二曝光步骤是对基底的第二区的一部分进行,且各第二曝光步骤是在以一第一预定距离形成的一第一叠对偏移的状况下进行。然后,进行一显影制作工艺,用以于光致抗蚀剂层中形成多个开口。
附图说明
图1为本发明一实施例的接触结构的制作方法的流程示意图;
图2为本发明一实施例的接触结构的制作方法中的曝光步骤的流程示意图;
图3为本发明一实施例的接触结构的制作方法中的曝光制作工艺的示意图;
图4为本发明一实施例的第一曝光步骤的示意图;
图5为本发明一实施例的第二曝光步骤的示意图;
图6为本发明一实施例的第三曝光步骤的示意图;
图7为本发明一实施例的第四曝光步骤的示意图;
图8为本发明一实施例的第一曝光步骤的部分剖面示意图;
图9为本发明一实施例的第二曝光步骤的部分剖面示意图;
图10为本发明一实施例的第一区于显影制作工艺后的部分剖面示意图;
图11为本发明一实施例的第二区于显影制作工艺后的部分剖面示意图;
图12为本发明一实施例的第三区于显影制作工艺后的部分剖面示意图;
图13为本发明一实施例的第四区于显影制作工艺后的部分剖面示意图;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联芯集成电路制造(厦门)有限公司,未经联芯集成电路制造(厦门)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011208320.8/2.html,转载请声明来源钻瓜专利网。





