[发明专利]一种半导体器件的结构及其制备方法

说明书

本发明公开一种半导体器件结构及其制备方法，所述制备方法至少包括以下步骤：提供一集成电路，所述集成电路包括N型金属氧化物半导体区域和P型金属氧化物半导体区域；在所述N型金属氧化物半导体区域和所述P型金属氧化物半导体区域上形成一第一应力缓冲层；去除部分所述第一应力缓冲层，暴露所述N型金属氧化物半导体区域或所述P型金属氧化物半导体区域；在剩余的所述第一应力缓冲层表面及暴露的所述N型金属氧化物半导体区域或所述P型金属氧化物半导体区域的表面形成呈压缩应力的应力材料层或呈拉伸应力的应力材料层，本发明可减少半导体工艺步骤，节约成本的目的。

技术领域

本发明属于半导体技术领域，特别是涉及一种半导体器件的结构及其制备方法。

背景技术

应变硅技术是提升亚微米器件性能与增加集成密度最有潜力的方法，它能够有效抑制器件短沟道效应，提升器件开关速度和驱动能力。应变硅技术分为单轴应变技术和双轴应变技术。单轴应变技术相对于双轴应变技术有诸多优势，如面内单轴应力对载流子迁移率提升效果更显著，应用单轴应变技术的器件阈值漂移不明显。

然而，目前应变硅技术中的制备工艺也及其复杂。

发明内容

本发明的目的在于提供一种半导体器件的结构及其制备方法，实现了在保证N型金属氧化物半导体和P型金属氧化物半导体性能的同时，减少工艺步骤，节约成本的目的。

为解决上述技术问题，本发明是通过以下技术方案实现的：

本发明提供一种半导体器件的制备方法，所述制备方法至少包括以下步骤：

提供一集成电路，所述集成电路包括N型金属氧化物半导体区域和P型金属氧化物半导体区域；

在所述N型金属氧化物半导体区域和P型金属氧化物半导体区域上形成一第一应力缓冲层，所述第一应力缓冲层覆盖所述N型金属氧化物半导体区域和P型金属氧化物半导体区域表面；

去除部分所述第一应力缓冲层，暴露所述N型金属氧化物半导体区域或所述P型金属氧化物半导体区域；

在剩余的所述第一应力缓冲层表面及暴露的所述N型金属氧化物半导体区域或所述P型金属氧化物半导体区域的表面形成呈压缩应力的应力材料层或呈拉伸应力的应力材料层。

在本发明的一个实施例中，所述第一应力缓冲层所用材料为氮化硅或氧化硅。

在本发明的一个实施例中，所述呈压缩应力的应力材料层的所用材料为氮化硅。

在本发明的一个实施例中，所述呈拉伸应力的应力材料层的所用材料为氮化硅

在本发明的一个实施例中，所述制备方法还包括：在所述第一应力缓冲层上形成第二应力缓冲层，所述第二应力缓冲层覆盖所述第一应力缓冲层，所述第二应力缓冲层所用材料与所述第一应力缓冲层所用材料相同或不同。

在本发明的一个实施例中，去除所述第一应力缓冲层的方法包括以下步骤：

在第一应力缓冲层上形成光刻胶层；

去除位于所述N型金属氧化物半导体区域或所述P型金属氧化物半导体区域的表面的光刻胶层，获得仅位于所述P型金属氧化物半导体区域或所述N型金属氧化物半导体区域的表面上的第一图案化光阻层；

以第一图案化光阻层为掩膜，去除位于所述N型金属氧化物半导体区域或所述P型金属氧化物半导体区域的表面上的部分第一应力缓冲层。

在本发明的一个实施例中，所述第一应力缓冲层的制备方法包括：

提供一衬底；

将所述衬底置于温度800℃-900℃的密闭腔室中；