[发明专利]一种减小列冗余替换电路面积的电路及芯片

说明书

本发明公开了一种减小列冗余替换电路面积的电路及芯片，电路包括列冗余替换完成后用于控制读写擦的控制电路和用于对列冗余信息进行替换的解码电路，将列冗余信息解码电路拆分为列冗余信息预解码电路和列冗余替换信息二级解码电路，将列冗余替换信息的二级解码电路分散到每个灵敏放大器当中去，这样横穿芯片左右的走线就会大大减少，明显减小列冗余替换电路的面积，降低因为增加列冗余替换电路给芯片面积带来的成本增加，同时可以提高芯片测试的良率。

技术领域

本发明涉及电路技术领域，尤其涉及的是一种减小列冗余替换电路面积的电路及芯片。

背景技术

随着半导体芯片制程工艺日益缩小，非易失性存储器芯片中存储单元的特性越来越难控制，在芯片制造过程中也更容易引入缺陷导致存储单元的特性不好，虽然往往只有少数的一些存储单元的特性不好，但为了保证存储器芯片的可靠性和耐久性，在晶圆测试和封装测试过程中只要发现了有擦写性能或者可靠性可能存在风险的存储单元，就对该颗芯片进行筛除，但随之而来的是带来测试良率的损失，提高了芯片的成本。

为了减少因为少数存储单元不好的擦写性能或者可靠性可能存在缺陷而对整颗芯片进行筛除的比例（提高芯片测试的良率，降低芯片的成本），列冗余替换是目前主流非易失性存储器厂商的主要解决办法，利用列冗余将主存储区擦写特性不好或者可靠性存在风险的存储单元进行替换，从而达到提高良率的目的，但列冗余替换的电路设计也会新增芯片的面积，如果列冗余替换的电路设计不合理，导致增加了过多的芯片面积，即使通过列冗余替换提升了非易失性存储器芯片的晶圆测试和封装片测试的良率，但假如良率提升的比例低于因为新增列冗余替换电路设计对芯片面积增加的比例，反而进一步增加了非易失性存储器芯片的成本。所以列冗余替换电路的面积减小的工作十分必要，对降低非易失性存储器芯片的成本十分有价值。

常见的列冗余替换电路的设计主要由两部分组成，一部分是列冗余替换信息的解码电路，一部分是列冗余替换完成后控制读写擦的电路，二者相比，前者电路所占用的芯片面积较大，决定了列冗余替换电路面积占整个非易失性存储器芯片面积的比例。

以串行NOR Flash为例，为了提高数据读取的速度，芯片内部的主存储区位线对应的灵敏放大器通常设置成128个，列冗余位线对应的灵敏放大器通常设置成1个，下图图1以主存储区8192根位线和列冗余64根位线为例来说明主存储区位线，列冗余位线和对应灵敏放大器的对应关系。

可以从图1看到，主存储区8192根位线和列冗余区64根位线通过位线选通电路后变成128根主存储区次级位线和1根列冗余次级位线，分别一一对应到对应的灵敏放大器（灵敏放大器图1缩写为SA，是sense amplify的缩写），通过灵敏放大器检测对应的存储单元所存的是数据1还是数据0。

以图1中8192根主存储区位线和64根列冗余区位线为例，常见的列冗余替换信息的解码电路是解码完成后，将一根列冗余位线对应的灵敏放大器检测出来的数据是否替换主存储区一根位线对应的灵敏放大器检测的数据的信息给到128个主存储区位线灵敏放大器（因主存储区一根位线对应的灵敏放大器通常设置成128个），即列冗余替换信息解码电路需要输出128根是否替换的标记信号给到128个主存储区位线灵敏放大器。

如图2所示，为图1方案的列冗余替换信息的解码电路和物理版图布线的示意图。从图2中可以看到，此方案的128根标记是否替换的信号线的走线会占用较多的芯片面积，这些走线所占用的芯片面积同样计入列冗余电路面积，因为128个灵敏放大器是均匀地分布，占用了芯片的横向宽度，如果128根标记是否替换的信号横穿芯片的宽度方向，会增加芯片的面积，对于中低容量的串行NOR Flash来说，因为芯片面积较小，以8Mbit的串行NORFlash来说，128根金属走线和相互的间距增加芯片的面积比例在1.0%~1.5%，这个比例对于不增加列冗余替换功能的8Mbit串行NOR Flash（不增加列冗余替换功能的8Mbit串行NORFlash通常测试良率约为96%）来说实在太大，不容忽略。

因此，现有的技术还有待于改进和发展。

发明内容