[发明专利]支持USB和GPIO转换的系统级芯片及通信方法

权利要求书

1.一种支持USB和GPIO转换的系统级芯片，其特征在于，所述系统级芯片集成有MCU模块、FPGA模块、总线系统、USB接口以及GPIO接口，所述USB接口和所述GPIO接口均利用所述FPGA模块的硬件逻辑资源配置，所述系统级芯片还具有桥接系统，所述桥接系统连接所述USB接口和GPIO接口，用于在所述MCU模块的控制下，实现所述USB接口和所述GPIO接口之间的数据格式转换；

所述MCU模块被配置为：通过所述USB接口接收上位机下发的数据请求，并基于所述数据请求控制所述USB接口、所述GPIO接口以及所述桥接系统工作，实现所述USB接口连接的上位机和所述GPIO接口连接的下位机之间的数据交互；

所述MCU模块通过所述总线系统连接所述桥接系统，并通过所述桥接系统分时控制所述USB接口和所述GPIO接口，以分别获取USB串行数据和GPIO并行数据，所述MCU模块还通过所述桥接系统向所述USB接口或所述GPIO接口发送所述总线系统上传输的数据。

2.如权利要求1所述的系统级芯片，其特征在于，所述桥接系统包括：

第一编解码单元，所述第一编解码单元用于对来自所述USB接口的USB串行数据进行解码并发送至所述总线系统，以及对所述总线系统上的数据编码后发送给所述USB接口。

3.如权利要求1所述的系统级芯片，其特征在于，所述桥接系统包括：

第二编解码单元，所述第二编解码单元用于对来自所述GPIO接口的GPIO并行数据进行解码并发送至所述总线系统，以及对所述总线系统上的数据编码后发送给所述GPIO接口。

4.如权利要求1所述的系统级芯片，其特征在于，所述桥接系统包括：

并串/串并转换单元，所述并串/串并转换单元用于对所述总线系统上要发送给所述USB接口的数据进行并行转串行转换，以及对所述总线系统上要发送给所述GPIO接口的数据进行串行转并行的转换。

5.如权利要求1所述的系统级芯片，其特征在于，所述系统级芯片采用所述FPGA模块的IP核来实现所述USB接口。

6.如权利要求1所述的系统级芯片，其特征在于，所述系统级芯片采用所述FPGA模块的输入输出缓存器来实现所述GPIO接口。

7.如权利要求1所述的系统级芯片，其特征在于，所述系统级芯片还包括存储系统，所述存储系统包括只读存储器和随机存取存储器，所述只读存储器采用所述FPGA模块的IP核来实现，所述随机存取存储器采用所述FPGA模块的块随机存储器来实现。

8.如权利要求1所述的系统级芯片，其特征在于，所述系统级芯片还包括利用所述FPGA模块的资源实现的时钟和复位系统，所述时钟和复位系统由所述MCU模块和所述FPGA模块共享。

9.一种通信方法，其特征在于，采用如权利要求1至8任一项所述的系统级芯片，其中，所述USB接口用于连接上位机，所述GPIO接口用于连接下位机，所述通信方法包括以下步骤：

所述上位机通过所述USB接口向所述MCU模块发送读写请求；

所述MCU模块通过所述USB接口接收所述读写请求，并判断所述上位机要求读数据还是写数据，然后控制所述桥接系统、所述USB接口以及所述GPIO接口的工作，以实现所述USB接口和所述GPIO接口之间的数据交互；

其中，若所述上位机要求读数据，则所述MCU模块控制所述GPIO接口，通过所述GPIO接口获取所述下位机的GPIO并行数据、经所述桥接系统处理后在所述总线系统上传输，然后所述MCU模块控制所述USB接口，使所述总线系统上传输的数据经所述桥接系统和所述USB接口处理为USB串行数据并发送给所述上位机；

若所述上位机要求写数据，则所述MCU模块控制所述USB接口，通过所述USB接口获取所述上位机的USB串行数据、经所述桥接系统处理后在所述总线系统上传输，然后所述MCU模块控制所述GPIO接口，使所述总线系统上传输的数据经所述桥接系统和所述GPIO接口处理为GPIO并行数据并发送给所述下位机。