[发明专利]衰减相移掩模版及其制程方法

说明书

本申请提供一种衰减相移掩模版及其制程方法，涉及半导体制程技术领域。本申请通过提供包括相对设置的第一表面及第二表面的透明基板，接着在透明基板的第一表面上形成遮光膜层，并遮光膜层上蚀刻出用于表示目标掩模图案的图案沟槽，得到待处理掩模结构，而后在待处理掩模结构的与第二表面相背离的表面上沉积生长相移层，最后对生长出的相移层进行蚀刻，使残留的相移层仅附着在图案沟槽的槽壁上，使得到的衰减相移掩模版与传统衰减相移掩模版结构明显不同，无需担心相移层在蚀刻操作下会在不同位置处表现出不同的厚度尺寸，以确保制备出的衰减相移掩模版能够达到预期衰减数值，提升掩模版制备良品率。

技术领域

本申请涉及半导体制程技术领域，具体而言，涉及一种衰减相移掩模版及其制程方法。

背景技术

随着科学技术的不断发展，为满足各行业对半导体器件的不同需求，需要保证半导体制程工艺具有更高的光刻分辨率，由此各种光刻分辨率增强技术便应运而生。其中，相移掩模(Phase Shift Mask，PSM)技术便是一种常用的光刻分辨率增强技术，其能够通过使掩模版上掩膜图案的相邻透光区域的光束产生180度相位差，确保硅片表面上相邻图形之间因相消干涉而造成暗区光强减弱，从而提高观测对比度及光刻分辨率。

在PSM技术的实际应用过程中，衰减相移掩模版便是一种常用相移掩模版。传统的衰减相移掩模版包括层叠设置的透明玻璃、相移层及遮光层，需通过对相移层进行蚀刻来形成最终的掩模图案，衰减相移掩模版的具体衰减数值需藉由调控相移层的实际厚度实现。但在实际制程过程中，通常难以精准控制在相移层的不同位置处的刻蚀时间，导致同一掩模版中不同位置的相移层厚度不均匀，进而影响衰减相移掩模版的具体衰减数值，无法达到预期衰减。

发明内容

有鉴于此，本申请的目的在于提供一种衰减相移掩模版及其制程方法，能够确保制备出的衰减相移掩模版能够达到预期衰减数值，提升掩模版制备良品率。

为了实现上述目的，本申请实施例采用的技术方案如下：

第一方面，本申请实施例提供一种衰减相移掩模版的制程方法，所述制程方法包括：

提供透明基板，其中所述透明基板包括相对设置的第一表面及第二表面；

在所述透明基板的第一表面上形成遮光膜层，并在所述遮光膜层上蚀刻出用于表示目标掩模图案的图案沟槽，得到待处理掩模结构；

在所述待处理掩模结构的与所述第二表面相背离的表面上沉积生长相移层；

对生长出的所述相移层进行蚀刻，使残留的所述相移层仅附着在图案沟槽的槽壁上，得到所述衰减相移掩模版。

在可选的实施方式中，所述在所述遮光膜层上蚀刻出用于表示目标掩模图案的图案沟槽，得到待处理掩模结构，包括：

在所述遮光膜层的与所述第一表面相背离的表面上旋涂光刻胶层；

按照所述目标掩模图案对所述光刻胶层进行曝光显影，以在所述光刻胶层上形成与所述目标掩模图案对应的待转移图形；

以具有所述待转移图形的所述光刻胶层为掩模，通过蚀刻将所述待转移图形转移到所述遮光膜层上，形成与所述透明基板连通的所述图案沟槽；

对所述光刻胶层进行清洗，得到所述待处理掩模结构。

在可选的实施方式中，所述相移层由钼硅化合物经原子层沉积形成。

在可选的实施方式中，所述遮光膜层的材质包括铬金属、二氧化铁、铬钼化合物中的任意一种。

在可选的实施方式中，所述相移层的沉积厚度处于10nm～50nm的范围内。

第二方面，本申请实施例提供一种衰减相移掩模版，所述衰减相移掩模版包括透明基板及遮光膜层；