[发明专利]一种基于FPGA的以太网端口流量限速系统与方法

权利要求书

1.一种基于FPGA的以太网端口流量限速系统，其特征在于：包括CPU单元、第一PHY单元、FPGA单元、第二PHY单元和网络接口，所述网络接口与所述第二PHY单元输入输出双向连接，所述第二PHY单元与所述FPGA单元输入输出双向连接，所述FPGA单元与所述第一PHY单元输入输出双向连接，所述第一PHY单元与所述CPU单元的SGMII接口输入输出双向连接，所述CPU单元的输出端通过IIC总线与所述FPGA单元连接。

2.根据权利要求1所述的基于FPGA的以太网端口流量限速系统，其特征在于：所述CPU单元具有至少两个SGMII接口。

3.根据权利要求1所述的基于FPGA的以太网端口流量限速系统，其特征在于：所述第一PHY单元、第二PHY单元均具有RGMII接口、100base-TX接口和100base-FX接口。

4.根据权利要求1所述的基于FPGA的以太网端口流量限速系统，其特征在于：所述第二PHY单元连接有SFP接口。

5.根据权利要求1所述的基于FPGA的以太网端口流量限速系统，其特征在于：所述网络接口为RJ45接口。

6.根据权利要求1所述的基于FPGA的以太网端口流量限速系统，其特征在于：所述FPGA单元包括计数器、计时器和控制器，所述CPU单元的输出端通过IIC总线与所述控制器的输入端连接，所述控制器的输出端与所述计数器的输入端连接，所述第二PHY单元分别与所述计数器、计时器的输入端连接，所述计时器的输出端与所述计数器的输入端连接，所述计数器的输出端与所述第一PHY单元连接。

7.一种基于FPGA的以太网端口流量限速方法，其特征在于：通过权利要求1至6中任一项所述的基于FPGA的以太网端口流量限速系统进行以下过程：

S1、数据包从网络接口进入第二PHY单元，通过第二PHY单元将数据包转换成RGMII数据包后传给FPGA单元；

S2、FPGA单元解析RGMII数据包；

S3、CPU单元通过IIC总线给FPGA单元一个流量限制的百分值，FPGA单元将该流量限制的百分值转换成一个计数的阈值，当RGMII数据包进入到FPGA单元时，同时开始计数和计时，当单位时间内的数据包超过计数的阈值时，丢弃多余的RGMII数据包，从而实现了流量限制；

S4、FPGA单元将流量限制后的RGMII数据包发给第一PHY单元，第一PHY单元将RGMII数据包转为SGMII数据包发给CPU单元。

8.根据权利要求7所述的基于FPGA的以太网端口流量限速方法，其特征在于：在步骤S2中，RGMII数据包中上升沿发送一字节数据的低四位，下降沿发送剩余的高四位数据，接收端时钟双边沿采样。