[发明专利]一种声纳信号模拟器延时控制的声纳信号模拟方法及装置

权利要求书

1.一种声纳信号模拟器延时控制的声纳信号模拟方法，其特征在于：数组梯级组合型移位寄存器组成的多抽头移位寄存器，通过异相位时钟分别控制移位寄存器的数据读入与读出，步骤如下：

步骤1：通过Matlab产生所需单周期信号数据，并存入FPGA芯片的ROM中；采用DDS的方法将ROM中的单周期信号数据生成声纳信号存入FIFO；

步骤2：读入逻辑由时钟触发，触发后判断FIFO的EMPTY信号是否为低电平，若EMPTY为低电平则读入数据，移位寄存器读入该数据进行移位操作；

步骤3：每读入一次数据读入计数加1，当读入计数累加至移位寄存器最大值后，且读出逻辑由与读入逻辑时钟相比延迟90°的异相位时钟触发，触发后各个通道根据不同的地址读取移位寄存器中的数据；

第i个通道的读出数据的地址ADDR_i计算方法如下：

ADDR_i＝i*addr

addr为声纳阵列模型计算的时延地址差值；

步骤4：对不同的地址读取移位寄存器中的数据进行D/A数模转换得到模拟信号，再进行加噪滤波放大得到模拟的水声输出信号。

2.根据权利要求1所述声纳信号模拟器延时控制的声纳信号模拟方法，其特征在于：以AMP_noise对水声输出信号进行加噪处理。

3.根据权利要求1所述声纳信号模拟器延时控制的声纳信号模拟方法，其特征在于：所述AMP_noise由信噪比SNR计算，具体的做法使用一个长度为8bit值的来表示噪声幅度，1、计算信号幅度与噪声幅度的比值S/N：S/N＝exp(SNR/20)；2、将S/N的倒数量化为8bit数据AMP_noise，使AMP_noise与8’b11111111的比值近似于S/N的倒数，其精度为1/255。

4.根据权利要求1所述声纳信号模拟器延时控制的声纳信号模拟方法，其特征在于：

所述声纳阵列模型计算的时延地址差值addr的获得：

输出信号的频率其中，f_clk为时钟频率，N为ROM的地址位数；FCW为频率控制字；

计算多普勒频率f_d＝2f*v/c，其中c为水中声速；

计算频率控制字

时延地址差值addr＝f_s*d*sin(θ)/c，其中f_s等于DDS生成信号时的采样频率。

5.根据权利要求3所述声纳信号模拟器延时控制的声纳信号模拟方法，其特征在于：所述水中声速c取1500m/s。

6.一种实现权利要求1～5任一项所述声纳信号模拟器延时控制的声纳信号模拟方法的装置，其特征在于包括处理器模块、数字可编程逻辑阵列模块、数模转换模块和低通滤波器；处理器模块输入端与上位机相连接，输出端与数字可编程逻辑阵列模块连接，数字可编程逻辑阵列模块形成多个通道与相应的数模转换模块连接；数模转换模块分别依次与相对应的低通滤波器连接，各个低通滤波器与对应的水声换能器连接，组成一路水声信号发生通道。

7.根据权利要求5所述的装置，其特征在于：所述处理器模块为集成于数字可编程逻辑阵列模块上的ARM处理器。

8.根据权利要求5所述的装置，其特征在于：所述数字可编程逻辑阵列模块采用FPGA。