[发明专利]一种数字视频图像融合叠加方法

说明书

本发明涉及一种数字视频图像融合叠加方法，属于数字视频图像领域。本发明将两路视频图像按照上下层的关系进行融合，背景层视频图像盖在叠加层视频图像上，使用DDR存储器作为视频帧缓存，将读写时钟域分离，采用叠加层视频图像时钟域控制信号写入帧缓存，采用背景层视频图像时钟域控制信号将视频帧缓存读出，采用4帧缓存策略读写叠加层视频图像，使用虚拟帧缓存空间策略来间接实现叠加层视频图像与背景层视频图像融合叠加控制，在输出的融合视频图像中背景层视频图像可以在不同位置开窗显示叠加层视频图像内容。本发明的融合叠加方法功耗小、逻辑实现简单、消除了融合视频帧抖动、且精度高、延时低、配置灵活、自主可控。

技术领域

本发明属于数字视频图像领域，具体涉及一种数字视频图像融合叠加方法。

背景技术

图像融合处理技术广泛应用于科学研究、工农业生产、军事技术、医疗卫生等领域。在军事领域中的应用主要有：海防监控、电视跟踪、目标识别、成像制导等。

在图像融合处理技术领域，经常需要将采集到的视频图像融合叠加在本地生成的包含日期、时间、坐标、参数等图文信息，即在本地视频图像内以“画中画”方式融合叠加采集到的视频图像。在以往的视频融合叠加系统中，通常采用专用字符叠加芯片调用字符库中字符以实现叠加，而这种方式实现的字符叠加不能提供字符的单像素移动操作，只能整字模一起读写，整个系统适应性差，显示的十字线或字符精度和灵活性不够，不能根据实时需要在图像任意方位叠加各种精度的信息，更不能完成多幅高分辨率的图像合成；采用专用图形处理芯片来实现图像叠加，又受到核心芯片技术受制于国外厂商，而且图形处理芯片一般都是商用级环境并且功耗相对将大，在机载等嵌入式环境下只能靠筛选来保证其环境适应性，导致其经济可承受性较差。系统级的FPGA设计以其可靠性、先进性、高效性、体积小、灵活、可重构的特点，正逐步成为设计者的首选。特别在嵌入式领域基于FPGA设计的图像叠加系统可以高效地完成视频图像的融合叠加任务。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是如何提供一种数字视频图像融合叠加方法，以解决现有的数字视频图像融合叠加存在适应性差、功耗较大、经济可承受性较差等问题。

(二)技术方案

为了解决上述技术问题，本发明提出一种数字视频图像融合叠加模块，所述模块以FPGA为核心，外部配置DDR作为帧缓冲存储器，所述FPGA包括帧同步控制器和图像融合控制单元；RGB数字视频图像包括叠加层视频图像和背景层视频图像，按照VESA时序标准接口输入到FPGA，输入的叠加层视频图像被FPGA整帧存储到DDR中开辟的帧缓存中，再由所述帧同步控制器中的帧同步控制逻辑以背景层视频图像的VESA时序标准，从DDR的帧缓存中读出存储的帧数据送到所述图像融合控制单元；所述背景层视频图像由所述帧同步控制器送到所述图像融合控制单元；接着由所述图像融合控制单元中的合成逻辑将叠加层和背景层视频图像按照合成控制寄存器中的设置融合叠加在一起。

进一步地，FPGA还包括视频帧写控制逻辑、视频帧读控制逻辑，输入的叠加层视频图像以单像素为单位，被FPGA的所述视频帧写控制逻辑整帧存储到DDR中开辟的帧缓存中；再由帧同步控制器中的帧同步控制逻辑以背景层视频图像的VESA时序标准，通过所述视频帧读控制逻辑从DDR的帧缓存中读出存储的帧数据送到图像融合控制单元。

进一步地，所述叠加层视频图像独立循环写入4个帧缓存空间，在将所述叠加层视频图像写入帧缓存空间N时，读控制信号将帧缓存空间N-1或N-2中的帧缓存读出，当读信号速率大于2倍写信号时选取N-2，否则取N-1。

进一步地，背景层视频图像位于上层，叠加层视频图像位于下层，上层的图像盖在下层图像上，即背景层有色彩的地方会挡住叠加层的视频图像，背景层设置为透明色的部分将显示叠加层视频图像。