[发明专利]半导体封装

说明书

一种半导体封装包括：第一半导体芯片，包括具有彼此相反的第一表面和第二表面的第一基板、在第一基板中的贯通电极、在第一表面上并电连接到贯通电极的第一芯片焊盘、以及在第一表面上并电连接到第一基板中的电路元件的第二芯片焊盘；再分配布线层，在第一半导体芯片的第一表面上，并包括电连接到第一芯片焊盘的第一再分配布线列和电连接到第二芯片焊盘的第二再分配布线列；第二半导体芯片，堆叠在第一半导体芯片的第二表面上并电连接到贯通电极；以及模制构件，在第一和第二半导体芯片的侧表面上。

技术领域

示例实施方式涉及半导体封装以及制造该半导体封装的方法。

背景技术

具有相对短的信号传输长度的扇入式晶片级封装可以具有出色的信号完整性(SI)特性。但是，对于扇入式晶片级封装，再分配布线层直接形成在扇入式晶片上，因此可能不容易应用于堆叠封装。此外，在制造扇入式晶片级封装期间，在使用焊料球作为外部连接端子的测试工艺中可能会出现裂纹。

发明内容

示例实施方式提供了一种能够实现高带宽和高密度并且具有优异的信号完整性特性的半导体封装。

示例实施方式提供了一种制造半导体封装的方法。

根据示例实施方式，一种半导体封装包括：第一半导体芯片，包括具有第一表面和与该第一表面相反的第二表面的第一基板、在第一基板中的贯通电极、在第一表面上并电连接到贯通电极的第一芯片焊盘以及在第一表面上并电连接到第一基板中的电路元件的第二芯片焊盘；再分配布线层，在第一半导体芯片的第一表面上，并包括电连接到第一芯片焊盘的第一再分配布线列和电连接到第二芯片焊盘的第二再分配布线列；第二半导体芯片，堆叠在第一半导体芯片的第二表面上并电连接到贯通电极；以及模制构件，在第一半导体芯片的侧表面和第二半导体芯片的侧表面上。

根据示例实施方式，一种半导体封装包括：第一半导体芯片，具有第一表面和与该第一表面相反的第二表面，并且包括在第一表面中以电连接到第一半导体芯片中的贯通电极的第一芯片焊盘以及在第一表面中以电连接到第一半导体芯片中的电路元件的第二芯片焊盘；第二半导体芯片，堆叠在第一半导体芯片的第二表面上，并通过导电凸块电连接到第一半导体芯片的贯通电极；再分配布线层，在第一半导体芯片的第一表面上，并包括电连接到第一芯片焊盘的第一再分配布线列和电连接到第二芯片焊盘的第二再分配布线列；以及外部连接构件，在再分配布线层的外表面上，并分别电连接到第一和第二再分配布线列。

根据示例实施方式，一种半导体封装包括：再分配布线层，包括第一再分配布线列和第二再分配布线列；第一半导体芯片，在再分配布线层上，并包括电连接到第一再分配布线列的第一芯片焊盘、电连接到第二再分配布线列的第二芯片焊盘以及电连接到第一芯片焊盘的贯通电极；第二半导体芯片，堆叠在第一半导体芯片上并电连接到贯通电极；模制构件，在第一半导体芯片的侧表面和第二半导体芯片的侧表面上；以及外部连接构件，在再分配布线层的外表面上。

根据示例实施方式，在制造半导体封装的方法中，形成第一半导体芯片，该第一半导体芯片包括具有第一表面和与该第一表面相反的第二表面的第一基板、在第一基板中的贯通电极、在第一表面上并电连接到贯通电极的第一芯片焊盘以及在第一表面上并电连接到第一基板中的电路元件的第二芯片焊盘。形成再分配布线层，该再分配布线层在第一半导体芯片的第一表面上，并且包括电连接到第一芯片焊盘的第一再分配布线列和电连接到第二芯片焊盘的第二再分配布线列。第二半导体芯片堆叠在第一半导体芯片上，使得第一半导体芯片的第二表面面对第二半导体芯片，并且第二半导体芯片电连接到贯通电极。在第一半导体芯片的侧表面和第二半导体芯片的侧表面上形成模制构件。

根据示例实施例，作为扇入式晶片级封装和堆叠封装的半导体封装可以包括在第一半导体芯片的第一表面上的再分配布线层和堆叠在第一半导体芯片的第二表面上的第二半导体芯片。第一外部连接构件和第二外部连接构件可以在再分配布线层的封装焊盘上。