[发明专利]用于盲解码和/或信道估计能力指示的装置和方法

权利要求书

1.一种用于用户设备(UE)的装置，所述装置包括：

存储器；和

处理器电路，所述处理器电路经由接口与所述存储器耦合，

其中，所述处理器电路用于：

对指示符进行编码以传输到接入节点(AN)，其中，所述指示符包括第一值，所述第一值用于指示所述UE所支持的、用于监视物理下行链路控制信道(PDCCH)的第一增加的盲解码和/或信道估计能力；

对第一更高层信令进行解码，其中，所述第一更高层信令是由所述AN响应于接收到所述指示符而发送的，其中，所述第一更高层信令包括第二值，所述第二值用于指示应用于所述UE的、用于监视所述PDCCH的第二增加的盲解码和/或信道估计能力，并且其中，所述第二值至少部分地基于所述第一值；以及

基于所述第二值来监视所述PDCCH，并且

其中，所述存储器用于存储所述第二值。

2.根据权利要求1所述的装置，其中，所述第二值等于或小于所述第一值。

3.根据权利要求1所述的装置，其中，所述第一值大于1。

4.根据权利要求1所述的装置，其中，所述第一增加的盲解码和/或信道估计能力指示所述UE所支持的、用于监视所述PDCCH的PDCCH候选者和/或控制信道要素的最大数量，并且所述第二增加的盲解码和/或信道估计能力指示应用于所述UE的、用于监视所述PDCCH的PDCCH候选者和/或控制信道要素的最大数量。

5.根据权利要求1所述的装置，其中，所述第二值由所述AN基于如下项来指示：时隙、分量载波(CC)、CC集合、小区、发送接收点(TRP)、带宽部分(BWP)、或者UE。

6.根据权利要求1所述的装置，其中，所述处理器电路用于：

对从所述AN接收的第二更高层信令进行解码，其中，所述第二更高层信令包括基于每控制资源集(CORESET)的更高层索引，以使能所述UE的增加的盲解码和/或信道估计能力；以及

响应于所述基于每CORESET的更高层索引，基于所述第二值来监视所述PDCCH。

7.根据权利要求6所述的装置，其中，所述基于每CORESET的更高层索引包括值0或1。

8.根据权利要求6所述的装置，其中，所述处理器电路用于：基于所述基于每CORESET的更高层索引和所述第二值，来检查所述AN对盲解码和/或信道估计能力的超量预订。

9.根据权利要求1至8中任一项所述的装置，其中，所述AN包括下一代NodeB(gNB)。

10.一种计算机可读介质，其上存储有指令，其中，所述指令在由用户设备(UE)的处理器电路执行时使得所述处理器电路：

对从接入节点(AN)接收的更高层信令进行解码，其中，所述更高层信令包括基于每控制资源集(CORESET)的更高层索引，所述基于每CORESET的更高层索引用于激活所述UE的基于多下行链路控制信息(DCI)的多发送接收点(TRP)操作；以及

响应于所述基于每CORESET的更高层索引，执行所述基于多DCI的多TRP操作。

11.根据权利要求10所述的计算机可读介质，其中，所述基于每CORESET的更高层索引包括值0或1。

12.根据权利要求10或11所述的计算机可读介质，其中，所述AN包括下一代NodeB(gNB)。