[发明专利]单通道高速高精度SAR ADC的数字后台自校准电路结构及方法

说明书

本发明公开了一种单通道高速高精度SAR ADC的数字后台自校准电路结构及方法，包括：自举开关模块、电容阵列模块、比较器模块、寄存器模块、SAR逻辑控制模块和数字校准模块，其中，自举开关模块，用来控制输入信号的传输；电容阵列模块，用来获取误差电压，并得到采样信号；比较器模块，用来对不同端采样信号的电压进行比较；寄存器模块，用来存储电容阵列模块的实际权重；SAR逻辑控制模块，用来控制电容阵列模块开关端的电容进行开关切换；数字校准模块，用来对比较器模块的输出结果进行数学运算得到电容阵列模块的误差权重和实际权重。本校准方法有效地校准了高权重位电容的权重值，改善了高权重位电容的建立精度，从而提高了数据转换率。

技术领域

本发明属于模数转换电路领域，具体涉及一种单通道高速高精度SAR ADC的数字后台自校准电路结构及方法。

背景技术

在多种模数转换器中，SAR ADC(Successive Approximation Register Analog-to-digital Converter逐次逼近型模数转换器)既可以达到比较高的精度，又不消耗过多的功率，而且几乎不受工艺缩小的限制，在深亚微米CMOS工艺中有提高能量效率和速度的潜力。

电容匹配是实现高速高精度SAR ADC的关键操作，失配一般受制造工艺和物理电路设计的影响，包括器件尺寸偏差，线宽、掺杂浓度和氧化层厚度等因素引起的随机失配，还包括温度梯度、扩散作用和机械应力等因素引起的系统失配。通过增加整体电容尺寸来提高匹配会严重限制ADC的数据转换速度。通过合理的电路布局和版图绘制可以降低某些失配，但想要获得超过10位的精度仍然十分困难。为了达到良好的性能，实现高速高精度，不可避免地要对电路进行校准，因此，应用数字后台自校准技术来提高SAR ADC的精度和数据转换速度变得至关重要。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种单通道高速高精度SARADC的数字后台自校准电路结构及方法。本发明要解决的技术问题通过以下技术方案实现：

一种单通道高速高精度SAR ADC的数字后台自校准电路结构，包括：自举开关模块、电容阵列模块、比较器模块、寄存器模块、SAR逻辑控制模块和数字校准模块，所述自举开关模块、所述电容阵列模块、所述比较器模块、所述寄存器模块和所述数字校准模块依次连接，所述SAR逻辑控制模块连接在所述电容阵列模块的P端和N端的底极板与所述比较器模块的输出端之间，其中，

所述自举开关模块，用来控制VIN输入信号和VIP输入信号的传输；

所述电容阵列模块，用来获取误差电压，并将所述VIN输入信号采样到所述电容阵列模块上得到N端采样信号、将所述VIP输入信号采样到所述电容阵列模块上得到P端采样信号；

所述比较器模块，用来对所述N端采样信号和所述P端采样信号的电压进行比较，若所述N端采样信号的电压大于所述P端采样信号的电压，则所述比较器模块的输出结果为低电平，若所述N端采样信号的电压小于所述P端采样信号的电压，则所述比较器模块的输出结果为高电平；

所述寄存器模块，用来存储通过所述误差电压得到的所述电容阵列模块的实际权重；

所述SAR逻辑控制模块，用来控制所述电容阵列模块开关端的电容进行开关切换；

所述数字校准模块，用来对所述比较器模块的输出结果进行目标运算得到所述电容阵列模块的误差权重和实际权重。

在本发明的一个实施例中，所述电容阵列模块包括第一电容阵列、第二电容阵列、第一电容和第二电容，其中，

所述第一电容阵列的P端通过所述第一电容与所述第二电容阵列的P端连接，所述第一电容阵列的N端通过所述第二电容与所述第二电容阵列的N端连接。