[发明专利]集成电路的后段制程金属化叠层中的选择性互连

说明书

一种集成电路(IC)器件结构，包括：主芯片，具有器件层和在器件层的相邻第一和第二区域之上的一个或多个第一金属化层级。第一金属化层级互连到器件层。互连芯粒在第一区域内的第一金属化层级之上。互连芯粒包括多个第二金属化层级，以及多个第三金属化层级，在第二区域内的第一金属化层级之上并且与互连芯粒相邻。互连特征尺寸或组成中的至少一个在第二金属化层级中的一个第二金属化层级与第三金属化层级中相邻的一个第三金属化层级之间不同。

背景技术

单片制造方法可以导致器件架构的某些限制，这可能限制集成电路(IC)器件的性能。其中将独立制造的IC管芯集成在同一封装内(根据多芯片封装、晶圆堆叠或管芯堆叠技术)的异构集成可能遭受高制造成本、较低的插入效率和大的z高度。当前，IC器件的类型(例如，CPU、GPU、FPGA、RFIC等)驱动集成电路的后段制程(BEOL)金属化叠层内的互连层厚度和尺寸设计规则的选择。通常，IC芯片代工厂(foundry)将为能够达到给定性能目标的特定技术节点提供一组设计规则。然而，当根据当前半导体处理方法在IC内集成多个功能时，某些功能块的性能或成本在所得集成电路器件内可能是次优的。

附图说明

根据下面给出的具体实施方式并根据本公开的各种实施例的附图，将更全面地理解本公开的实施例，然而，其不应该用于将本公开限制于特定实施例，而仅用于解释和理解。标记为“截面”、“轮廓”、“平面”和“等距”的视图对应于笛卡尔坐标系内的正交平面。因此，截面图和轮廓图取自x-z平面，平面图取自x-y平面，而等距图取自3维笛卡尔坐标系(x-y-z)。在适当的情况下，用轴来标记附图以指示图的取向。

图1示出了根据本公开的一些实施例的示例性复合管芯结构在x-z平面中的截面图。

图2示出了根据本公开的一些实施例的示例性复合管芯结构在x-z平面中的截面图。

图3示出了根据本公开的一些实施例的示例性复合管芯结构在x-z平面中的截面图。

图4A-图4D示出了根据本公开的一些实施例的功能芯粒(chiplet)在x-z平面中的局部截面图。

图5A和图5B示出了根据本公开的一些实施例的包括具有集成在BEOL中的功能材料的芯粒与互连芯粒的复合管芯结构在x-z平面中的截面图。

图6A和图6B示出了根据本公开的一些实施例的集成在复合管芯结构中的主BEOL叠层中的多个芯粒在x-y平面中的平面图。

图7A-图7H示出了根据本公开的一些实施例的用于制造复合管芯结构的示例性工艺流程。

图8示出了根据本公开的一些实施例的包括耦合到封装或中介层衬底的复合管芯结构的系统。

图9示出了根据本公开的一些实施例的计算设备的框图，该计算设备作为计算设备的实施方式中的包括复合管芯结构的片上系统(SoC)封装的一部分。

具体实施方式

说明书中对“实施例”、“一个实施例”、“一些实施例”或“其他实施例”的提及表示结合实施例说明的特定特征、结构或特性包括在至少一些实施例中，但不一定是所有实施例。“实施例”、“一个实施例”或“一些实施例”的各种出现不一定全都指代相同的实施例。如果说明书表述部件、特征、结构或特性“可以”、“或许”或“能够”被包括，那么该特定部件、特征、结构或特性不必需被包括。如果说明书或权利要求提及“一”元件，这并不表示仅有一元件。如果说明书或权利要求书提及“额外的”元件，这并不排除存在多于一个该额外的元件。

术语“微处理器”通常指包括中央处理单元(CPU)或微控制器的集成电路(IC)封装。在本公开中，微处理器封装被称为“微处理器”。微处理器插座容纳微处理器并将其电耦合到印刷电路板(PCB)。