[发明专利]奇偶交叠信道化实现方法、系统、存储介质及计算机设备

说明书

本发明涉及一种奇偶交叠信道化实现方法、系统、存储介质及计算机设备，其包括：对ADC输出信号进行加权处理，得到加权后序列；将加权后序列进行分组；将各组数据划分奇偶两组和序列，并分别获得奇型加权叠加序列和偶型加权叠加序列；对奇型加权叠加序列进行相位校正，偶型加权叠加序列不作处理；对校正后的奇型加权叠加序列和偶型加权叠加序列分别进行快速傅里叶变换；对傅里叶变换后的两组序列进行相位校正，获得奇偶信道化的输出。本发明能够有效降低奇偶信道交叠数字信道化结构的计算量，在较小的资源消耗下实现宽带跨信道信号的接收，提高非合作信号截获接收完整性，同时提高其参数测量精度。还能够实现不同信道划分方式的快速切换。

技术领域

本发明涉及一种宽带频谱监测领域，特别是关于一种奇偶交叠信道化实现方法、系统、存储介质及计算机设备。

背景技术

数字信道化是一种按照频率将宽带信号分成若干个并行子信道输出的技术。数字信道化的输出可视为一个时频矩阵，同一个子信道输出是时间维度的观测，不同子信道的输出是频率维度的观测。因此通过数字信道化，频谱监测接收机能够完成时、频两个维度的综合处理。采用数字信道化结构的频谱监测接收机可以获得以下几个好处：子信道噪声带宽被压缩，监测接收机的灵敏度得到提高；对高密度脉冲信号起到了稀释处理的作用；对高速率信号进行降速处理，使得能够在现场可编程逻辑门阵列(FPGA)内完成数据处理过程等。

为了实现非合作信号的无盲区截获和提高截获信号的完整性，部分频谱监测接收机的信道化结构进行了奇偶信道重叠设计。这种设计能够有效处理跨信道信号。对于带宽小于信道带宽一半的信号，必定能被奇型信道和偶型信道其中之一完整截获。但是这种设计是以计算量的增加为代价实现的。

发明内容

针对上述问题，本发明的目的是提供一种奇偶交叠信道化实现方法、系统、存储介质及计算机设备，其能有效降低奇偶交叠信道化的计算量和计算资源消耗。

为实现上述目的，本发明采取以下技术方案：一种奇偶交叠信道化的高效实现方法，其包括以下步骤：对ADC输出信号进行加权处理，得到加权后序列；将加权后序列进行分组；将各组数据划分奇偶两组和序列，并分别获得奇型加权叠加序列和偶型加权叠加序列；对奇型加权叠加序列进行相位校正，偶型加权叠加序列不作处理；对校正后的奇型加权叠加序列和偶型加权叠加序列分别进行快速傅里叶变换；对傅里叶变换后的两组序列进行相位校正，获得奇偶信道化的输出。

进一步，采用原型低通滤波器系数对ADC输出信号进行加权处理。

进一步，所述划分方法为：将各组数据依照其组序号的奇偶进行逐元素相加，获得奇偶两组和序列。

进一步，所述加权叠加序列获取方法为：将奇偶两组序列相减获得奇型加权叠加序列；将奇偶两组序列相加获得偶型加权叠加序列；所述奇型加权叠加序列对应奇型信道，所述偶型加权叠加序列对应偶型信道；。

进一步，将加权后的序列分成R＝L/K组，每组序列长度为K，L为原型低通滤波器的长度。

进一步，对于奇型加权叠加序列，相位校正方法为：

其中，为奇型信道化第k个信道的第m个输出；为快速傅里叶变换后的奇型加权叠加序列；k＝1,2,…,K；D为抽取倍数。

进一步，对于偶型信道，相位校正方法为：

其中，为偶型信道化第k个信道的第m个输出；为快速傅里叶变换后的偶型加权叠加序列；k＝1,2,…,K；D为抽取倍数。