[发明专利]一种串行交互式传输扩展接口设计方法

说明书

本发明公开了一种串行交互式传输扩展接口设计方法，该方法适用于Xilinx公司ZYNQ‑7000 SoC芯片，包括：设计串行交互缓冲区单元，该单元由SoC中的FPGA设计实现，包括通用消息FIFO模块、中断消息FIFO模块和中断向量FIFO模块；设计串行交互包单元，该单元是SoC中FPGA与软核间数据交互的基本元素，由15个32bit数据组成，由包头字段、长度字段、控制字字段、数据字字段、校验和字段、包尾字段组成。本发明能够在一定程度上解决SoC中FPGA与软核间基于寄存器的数据交互方式带来的资源紧张、时延大等不足。

技术领域

本发明属于电子工程和计算机科学领域，具体涉及一种串行交互式传输扩展接口设计方法。

背景技术

当前，在计算机系统或嵌入式系统内部总线的数据交互应用中，软件系统与可编程逻辑硬件之间，基本采用的都是通过8、16、32位寄存器直接进行数据交互。针对产品功能及其复杂度，功能越多，功能内容越复杂，数据交互资源——寄存器的用量就越大。寄存器在计算机系统或嵌入式系统的内部地址映射空间有限，大量的寄存器映射将直接影响系统资源的损耗，而且在功能实现时，多数情况下需要反复对多个寄存器进行读写操作才能实现一个功能应用，这将会导致数据交互存在不可控的时延。

发明内容

为了解决上述技术问题，本发明提供一种串行交互式传输扩展接口设计方法，包括设计串行交互缓冲区单元和串行交互包单元，能够在一定程度上解决SoC中FPGA与软核间基于寄存器的数据交互方式带来的资源紧张、时延大等不足。

本发明解决其技术问题是采取以下技术方案实现的：一种串行交互式传输扩展接口设计方法，包括：

(1)设计串行交互缓冲区单元，该单元由SoC中的FPGA设计实现，包括通用消息FIFO模块、中断消息FIFO模块和中断向量FIFO模块，具体实现如下：

①基于FPGA中的FIFO设计串行交互缓冲区单元，该单元包括三组相互独立的FIFO，即通用消息FIFO模块、中断消息FIFO模块和中断向量FIFO模块；向SoC中的软核开放串行交互缓冲区单元的控制、数据访问能力；

②通用消息FIFO模块具备同时读写功能，用于SoC中FPGA与软核间通用功能访问与数据交互(比如功能配置、状态查询、数据传输等)；采用“命令+应答”数据交互方式，即软核提交给FPGA的每个命令，都必须有一个应答；

③中断消息FIFO模块具备同时读写功能，用于优先处理因FPGA功能中断触发而产生的临时快速信息交互；中断消息FIFO模块的优先级高于通用消息FIFO模块；采用“命令+应答”数据交互方式，即软核提交给FPGA的每个命令，都必须有一个应答；最多可存储1个串行交互包单元；软核通过中断消息FIFO模块向FPGA发出命令后，在超时时间未到达前，必须等待FPGA的应答，期间不可以处理其它事务；

④中断向量FIFO模块不具备同时读写功能，只能由FPGA写入、软核读取，用于按序存储FPGA中断消息；

(2)设计串行交互包单元，该单元是SoC中FPGA与软核间数据交互的基本元素，具体实现如下：

①串行交互包单元由15个32bit数据组成，由包头字段、长度字段、控制字字段、数据字字段、校验和字段、包尾字段组成，其中包头字段固定为十六进制559966AA、包尾字段固定为十六进制AA669955、长度字段为整个串行交互包的字节数，控制字字段的内容因FPGA与软核间数据交互的功能不同而不同，包括数据传输、指令下达、状态反馈、中断、错误判定与处理等；数据字字段长度为10个32bit数据，其具体内容因控制字字段不同而不同；校验和字段为控制字字段与数据字字段内容之和的低32bit数据；

②FPGA与软核在使用串行交互包单元进行数据交互时，采取主从模式，即FPGA始终处于从模式，等待软核发送的串行交互包，并根据串行交互包的不同做出不同的回应；软核始终处于主模式，主动发起与FPGA间的数据交互；