[发明专利]电位平移电路及具有电位平移电路的显示装置

权利要求书

1.一种电位平移电路，用于将低电压域的信号转换为高电压域的信号；其特征在于：所述电位平移电路包括：

差动输入电路，具有第一输入晶体管和第二输入晶体管；

栓锁电路，具有第一输出端以及第二输出端；

电流限制电路，接收驱动电压，且与所述栓锁电路电性连接；所述电流限制电路用于限制流经所述栓锁电路的电流；

电压屏蔽电路，电性连接于所述差动输入电路和所述栓锁电路之间；所述电压屏蔽电路包括第一屏蔽晶体管、第二屏蔽晶体管、第三屏蔽晶体管以及第四屏蔽晶体管；所述第一屏蔽晶体管和所述第二屏蔽晶体管串联连接于所述第一输入晶体管和所述第二输出端之间，所述第一屏蔽晶体管的源极与所述第二屏蔽晶体管的源极电性连接；所述第三屏蔽晶体管和所述第四屏蔽晶体管串联连接于所述第二输入晶体管和所述第一输出端之间，所述第三屏蔽晶体管的源极与所述第四屏蔽晶体管的源极电性连接；所述第一屏蔽晶体管的栅极和所述第三屏蔽晶体管的栅极接收第一电压，所述第二屏蔽晶体管的栅极和所述第四屏蔽晶体管的栅极接收第二电压；所述第一屏蔽晶体管的衬底和所述第三屏蔽晶体管的衬底接收第三电压，所述第二屏蔽晶体管的衬底和所述第四屏蔽晶体管的衬底接收第四电压；其中，所述第一电压大于所述第二电压；所述第四电压大于所述第三电压。

2.如权利要求1所述的电位平移电路，其特征在于：所述高电压域包括低电平、中间电平以及高电平；所述中间电平为大于所述低电平且小于所述高电平；所述第三电压为中间电平。

3.如权利要求1所述的电位平移电路，其特征在于：所述高电压域包括低电平、中间电平以及高电平；所述中间电平为大于所述低电平且小于所述高电平；所述第四电压为中间电平。

4.如权利要求1所述的电位平移电路，其特征在于：所述第一电压与所述第三电压相等，所述第二电压与所述第四电压相等。

5.如权利要求1所述的电位平移电路，其特征在于：所述第一屏蔽晶体管和所述第三屏蔽晶体管为N型晶体管，所述第二屏蔽晶体管和所述第四屏蔽晶体管为P型晶体管。

6.如权利要求1所述的电位平移电路，其特征在于：所述第一输入晶体管的栅极与第一输入端电性连接，所述第一输入晶体管的源极接收接地电压，所述第一输入晶体管的漏极与所述第二屏蔽晶体管的漏极电性连接；所述第二输入晶体管的栅极与第二输入端电性连接，所述第二输入晶体管的源极接收所述接地电压，所述第二输入晶体管的漏极与所述第四屏蔽晶体管的漏极电性连接。

7.一种具有电位平移电路的显示装置，包括电位平移电路；所述电位平移电路用于将低电压域的信号转换为高电压域的信号；其特征在于：所述电位平移电路包括：

差动输入电路，具有第一输入晶体管和第二输入晶体管；

栓锁电路，具有第一输出端以及第二输出端；

电流限制电路，接收驱动电压，且与所述栓锁电路电性连接；所述电流限制电路用于限制流经所述栓锁电路的电流；

电压屏蔽电路，电性连接于所述差动输入电路和所述栓锁电路之间；所述电压屏蔽电路包括第一屏蔽晶体管、第二屏蔽晶体管、第三屏蔽晶体管以及第四屏蔽晶体管；所述第一屏蔽晶体管和所述第二屏蔽晶体管串联连接于所述第一输入晶体管和所述第二输出端之间，所述第一屏蔽晶体管的源极与所述第二屏蔽晶体管的源极电性连接；所述第三屏蔽晶体管和所述第四屏蔽晶体管串联连接于所述第二输入晶体管和所述第一输出端之间，所述第三屏蔽晶体管的源极与所述第四屏蔽晶体管的源极电性连接；所述第一屏蔽晶体管的栅极和所述第三屏蔽晶体管的栅极接收第一电压，所述第二屏蔽晶体管的栅极和所述第四屏蔽晶体管的栅极接收第二电压；所述第一屏蔽晶体管的衬底和所述第三屏蔽晶体管的衬底接收第三电压，所述第二屏蔽晶体管的衬底和所述第四屏蔽晶体管的衬底接收第四电压；其中，所述第一电压大于所述第二电压；所述第三电压大于所述第四电压。

8.如权利要求7所述的显示装置，其特征在于：所述高电压域包括低电平、中间电平以及高电平；所述中间电平为大于所述低电平且小于所述高电平；所述第三电压为中间电平。