[发明专利]时序控制器及其控制方法、具有该时序控制器的显示装置

权利要求书

1.一种时序控制器，包括互相连接的存储控制模块和帧缓冲模块，其特征在于，所述时序控制器还包括与前端系统芯片连接的自刷新接口，所述自刷新接口用于侦测所述前端系统芯片是否输出静态画面；

当所述自刷新接口侦测到所述静态画面时，所述存储控制模块写入所述静态画面至所述帧缓冲模块，且控制所述帧缓冲模块输出所述静态画面。

2.如权利要求1所述的时序控制器，其特征在于，所述时序控制器还包括与所述存储控制模块连接的行缓冲模块；

所述帧缓冲模块写入所述静态画面后，所述存储控制模块将所述静态画面每帧的像素数据由所述帧缓冲模块经过所述行缓冲模块后按照至少一行像素数据依次输出。

3.如权利要求2所述的时序控制器，其特征在于，所述时序控制器还包括与所述存储控制模块连接的数据接收模块和与所述行缓冲模块连接的数据输出模块；其中，

所述数据接收模块，用于接收所述前端系统芯片输出的所述静态画面并向所述帧缓冲模块输出所述静态画面每帧的像素数据；

所述数据输出模块，用于接收所述行缓冲模块输出的至少一行像素数据并输出。

4.如权利要求2所述的时序控制器，其特征在于，所述时序控制器还包括与所述行缓冲模块连接的栅源极时序控制信号模块；

所述栅源极时序控制信号模块，用于产生栅极时序控制信号和源极时序控制信号。

5.如权利要求3所述的时序控制器，其特征在于，所述时序控制器还包括微处理模块，所述前端系统芯片和所述存储控制模块分别与所述微处理模块连接；

所述微处理模块，用于控制所述存储控制模块接收所述前端系统芯片发送的数据和指令。

6.如权利要求5所述的时序控制器，其特征在于，所述时序控制器还包括锁相环模块；

所述锁相环模块，用于分别产生所述存储控制模块、所述数据输出模块和所述微处理模块的时钟频率。

7.如权利要求2所述的时序控制器，其特征在于，所述存储控制模块包括侦测单元和控制单元：其中，

所述侦测单元，用于侦测所述静态画面的有效数据选通信号；

所述控制单元，用于在侦测到所述有效数据选通信号的一个周期时，控制所述帧缓冲模块将所述静态画面的像素数据由所述帧缓冲模块传输至所述行缓冲模块。

8.一种时序控制器的控制方法，所述时序控制器包括互相连接的存储控制模块和帧缓冲模块，其特征在于，所述时序控制器还包括与前端系统芯片连接的自刷新接口，所述控制方法包括：

所述自刷新接口侦测到所述前端系统芯片输出任一静态画面；

所述存储控制模块将所述静态画面写入所述帧缓冲模块；

所述存储控制模块将所述静态画面由所述帧缓冲模块输出。

9.如权利要求8所述的控制方法，其特征在于，所述时序控制器还包括与所述存储控制模块连接的行缓冲模块，所述控制方法中的所述存储控制模块将所述静态画面由所述帧缓冲模块输出，具体包括：

所述存储控制模块将所述静态画面每帧的像素数据由所述帧缓冲模块经过所述行缓冲模块后按照至少一行像素数据依次输出。

10.一种显示装置，其特征在于，包括：显示面板，用于向所述显示面板提供扫描信号的栅极驱动器，用于向所述显示面板提供数据信号的源极驱动器，以及如权利要求1～7任一项所述的时序控制器；

所述时序控制器用于向所述栅极驱动器提供栅极时序控制信号，以及向所述源极驱动器提供源极时序控制信号和静态画面的像素数据。