[发明专利]半导体元件及其制备方法

说明书

本公开提供一种半导体元件及该半导体元件的制备方法。该半导体元件具有一基底、一第一半导体单元、一第二半导体单元以及一第三半导体单元，该第一半导体单元剧有一第一临界电压并包括在该基底中的一第一隔离堆叠，该第二半导体单元具有一第二临界电压并包括在该基底中的一第二隔离堆叠，该第三半导体单元具有一第三临界电压并包括在该基底中的一第三隔离堆叠。该第一临界电压、该第二临界电压以及该第三临界电压均相互不同。该第一隔离堆叠的一厚度不同于该第二隔离堆叠的一厚度与该第三隔离堆叠的一厚度。该第二隔离堆叠的该厚度不同于该第三隔离堆叠的该厚度。

技术领域

本公开主张2019年10月21日申请的美国正式申请案第16/658,949号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。

背景技术

半导体元件是使用在不同的电子应用，例如个人电脑、手机、数码相机，或其他电子设备。此外，产生半导体元件的更复杂精密设计的需求。

上文的“现有技术”说明仅是提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。

发明内容

本公开的一实施例提供一种半导体元件，包括一基底；一第一半导体单元，具有一第一临界电压，并包括位于该基底中的一第一隔离堆叠；一第二半导体单元，具有一第二临界电压，并包括位于该基底中的一第二隔离堆叠；以及一第三半导体单元，具有一第三临界电压，并包括位于该基底中的一第三隔离堆叠。该第一临界电压、该第二临界电压以及该第三临界电压均相互不同。该第一隔离堆叠的一厚度不同于该第二隔离堆叠的一厚度与该第三隔离堆叠的一厚度。该第二隔离堆叠的该厚度不同于该第三隔离堆叠的该厚度。

在本公开的一些实施例中，该第一隔离堆叠包括一第一下隔离层，朝内位于该基底中；而该第三隔离堆叠包括一第三下隔离层以及一第三上隔离层，该第三下隔离层朝内位于该基底中，该第三上隔离层位于该第三下隔离层上。

在本公开的一些实施例中，该第二隔离堆叠包括一第二下隔离层、一第二中间隔离层以及一第二上隔离层，该第二下隔离层朝内位于该基底中，该第二中间隔离层位于该第二下隔离层上，而该第二上隔离层位于该第二中间隔离层上。

在本公开的一些实施例中，该第一半导体单元还包括一第一下导电层，位于该第一下隔离层上，而该第一下导电层具有一厚度，介于到之间。

在本公开的一些实施例中，该第一半导体单元还包括一第一上导电层，位于该第一下导电层上，而该第一上导电层具有一厚度，介于到之间。

在本公开的一些实施例中，该第一半导体单元还包括一第一填充层，位于该第一上导电层上，而该第一填充层由钨或铝所制。

在本公开的一些实施例中，该第二半导体单元还包括一第二下导电层，位于该第二上隔离层上，而该第二下导电层具有一厚度，介于到之间。

在本公开的一些实施例中，该第二半导体单元还包括一第二上导电层，位于该第二下导电层上，而该第二上导电层具有一厚度，介于到之间。

在本公开的一些实施例中，该第二半导体单元还包括一第二对应力区，贴合到该第二半导体单元的两侧之下部，而该第二对应力区由碳化硅所制。

在本公开的一些实施例中，该第三半导体单元还包括一第三下导电层，位于该第三上隔离层上，而该第三下导电层具有一厚度，介于到之间。

在本公开的一些实施例中，该第三半导体单元还包括一第三上导电层，位于该第三下导电层上，而该第三上导电层具有一厚度，介于到之间。

在本公开的一些实施例中，该第三半导体单元还包括一第三填充层以及一第三盖层，该第三填充层位于该第三上导电层上，该第三盖层位于该第三填充层上。