[发明专利]带自对准隔离部的纳米线/片器件及制造方法及电子设备

说明书

公开了一种具有自对准隔离部的纳米线/片器件及其制造方法及包括这种纳米线/片器件的电子设备。根据实施例，纳米线/片器件可以包括：衬底；与衬底的表面间隔开且沿第一方向延伸的纳米线/片；沿与第一方向相交的第二方向延伸以围绕纳米线/片的栅堆叠；在栅堆叠的侧壁上形成的侧墙；位于纳米线/片在第一方向上的相对两端且与纳米线/片相接的源/漏层；以及介于栅堆叠与衬底之间的第一隔离部，其中，第一隔离部自对准于栅堆叠。

技术领域

本公开涉及半导体领域，更具体地，涉及具有自对准隔离部的纳米线/片器件及其制造方法及包括这种纳米线/片器件的电子设备。

背景技术

纳米线或纳米片(以下简称为“纳米线/片”)器件，特别是基于纳米线/片的全环绕栅(GAA)金属氧化物半导体场效应晶体管(MOSFET)，能很好地控制短沟道效应，并实现器件的进一步微缩。然而，随着不断小型化，难以在纳米线/片下方的栅与衬底之间制作良好的隔离部，并由此导致这两者之间的交迭电容较大。

发明内容

有鉴于此，本公开的目的至少部分地在于提供一种具有自对准隔离部的纳米线/片器件及其制造方法及包括这种纳米线/片器件的电子设备。

根据本公开的一个方面，提供了一种纳米线/片器件，包括：衬底；与衬底的表面间隔开且沿第一方向延伸的纳米线/片；沿与第一方向相交的第二方向延伸以围绕纳米线/片的栅堆叠；在栅堆叠的侧壁上形成的侧墙；位于纳米线/片在第一方向上的相对两端且与纳米线/片相接的源/漏层；以及介于栅堆叠与衬底之间的第一隔离部，其中，第一隔离部自对准于栅堆叠。

根据本公开的另一方面，提供了一种制造纳米线/片器件的方法，包括：在衬底上形成隔离部限定层；在隔离部限定层上设置与隔离部限定层间隔开的沿第一方向延伸的纳米线/片；将隔离部限定层构图为自对准于纳米线/片的形状；在衬底上形成沿与第一方向相交的第二方向延伸且围绕纳米线/片的伪栅；在伪栅的侧壁上形成侧墙；将隔离部限定层替换为第一隔离部；以及去除伪栅，并在侧墙内侧由于伪栅的去除而形成的栅槽中形成栅堆叠。

根据本公开的另一方面，提供了一种电子设备，包括上述纳米线/片器件。

根据本公开的实施例，可以在栅下方形成自对准的隔离部。另外，可以容易地调节隔离部的厚度，并因此可以优化器件的电器特性，例如可靠性和电容。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1至15(b)示意性示出了根据本公开实施例的制造纳米线/片器件器件的流程中的一些阶段，

其中，图1、3(a)、4(a)、5(b)、6、7、8(a)、9(a)、9(b)、10(a)、10(c)、11(a)、12(a)、13(a)、14(a)、15(a)是沿AA′线的截面图，

图3(b)、4(b)、8(b)、10(b)、11(b)、12(b)、13(b)、14(b)、15(b)是沿BB′线的截面图，

图2(a)、2(b)、5(a)是俯视图，图2(a)中示出了AA′线和BB′线的位置。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。