[发明专利]一种非易失性存储器的写入方法和装置

说明书

本发明一种非易失性存储器的写入方法和装置，对存储器单元的状态控制精确，写入速度快，存储单元使用寿命更长。所述装置包含存储单元阵列、写入电路、读取电路和控制电路。写入电路通过BL将激励施加到存储单元阵列中被选中的存储单元，BL同时连接至读取电路。读取电路根据BL上的信号给出存储单元状态的监控结果Dout。控制电路产生控制信号WE连接至写入电路以控制在写操作时写入电路的工作。控制电路产生控制信号RE连接至读取电路以控制写操作和读操作时读取电路的工作。写操作的输入数据Din和读取电路的输出Dout连接至控制电路。控制电路对Din和Dout进行比较，当Dout与Din相同时，表示存储单元已经到达预期状态，控制电路会中止当前激励结束写操作。

技术领域

本发明属于非易失性存储器设计领域，具体涉及一种非易失性存储器的写入方法和装置。

背景技术

非易失性存储器是一种常见的半导体存储器类型，它的特点是即使停止供电存储器中的数据仍然能够长久地保持。

非易失性存储器单元都具有多个不同的状态表示不同的数据信息。存储单元的状态可以指阈值电压、电阻值或者其他物理特性。写操作时，向存储单元施加激励以改变存储单元的状态。读取操作时，感知存储单元的状态可以得到相应的数据信息。例如阻变存储器通过存储单元阻值的大小表示‘0’或者‘1’，写操作时通过施加在存储单元上的电压改变存储单元的阻值，读操作时流过存储单元电流的大小，表示不同的阻值，从而确定存储单元的状态。

非易失性存储器的存储单元的物理特性改变是一个复杂且渐进的过程，并且施加在存储单元上的激励对存储单元是有损伤的，每个存储单元能够承受的循环次数是有限的。另外对被选中的存储单元进行操作时，其他非选中的存储单元，尤其是与之相邻的存储单元，会受到干扰(一定程度的弱写入)，累积到一定程度后，被干扰的单元所保存的数据会损坏。因此非易失性存储器理想的写入方法是对存储单元施加激励并在存储单元到达预期状态的时立即停止。实际目前常用的写入方法是施加多次激励(每次激励时间较短)并在每次激励后验证存储单元的状态是否达到预期状态，以决定是否继续施加下一次激励。如果本次激励中存储单元已经到达了预期状态，这种方式可以跳过后续的激励。

采用这种方法的缺点是：每次激励过程中存储单元的状态是不可见的。因此即使存储单元已经到达预期状态，当前激励仍然会持续直到预定的固定时间。因此从存储单元到达预期状态的时至该次激励结束期间，被选中的存储单元的状态仍然会继续发生改变，不能精确控制。非选中的存储单元则会受到额外的干扰也不利于其自身状态的保持。

发明内容

针对现有技术中存在的问题，本发明提供一种非易失性存储器的写入方法和装置，可以更精确的控制存储单元的状态，并延长使用寿命。

本发明是通过以下技术方案来实现的：

一种非易失性存储器的写入装置，包括存储单元阵列、写入电路、读取电路和控制电路；其中，写入电路通过BL将激励施加到存储单元阵列中被选中的存储单元，BL同时连接至读取电路；BL上的信号受到被选中的存储单元的状态影响，读取电路根据BL上的信号给出存储单元的监控结果Dout；控制电路产生控制信号WE连接至写入电路以控制在写操作时写入电路的工作，控制电路产生控制信号RE连接至读取电路以控制写操作和读操作时读取电路的工作；写操作的输入数据Din和读取电路的输出Dout连接至控制电路，当写操作时Din是当前写操作的预期值，控制电路对Din和Dout进行比较，当Dout与Din相同时，表示存储单元已经到达预期状态，控制电路中止当前激励结束写操作。

本发明进一步的改进在于，写操作在通过写入电路施加激励时，同时使用读取电路监控存储器单元的状态；当存储器单元经到达预期状态时，控制电路中止当前激励并结束写操作，从而动态的将激励持续时间减小从而精确控制并保护存储单元；否则直到本次写激励结束时存储单元也没有到达预期状态，则控制电路会停止当前激励，并继续施加新的一次激励。