[发明专利]一种锁胶阵列引线框架及其在芯片封装件中的应用

说明书

本发明一种锁胶阵列引线框架及其在芯片封装件中的应用，该引线框架的衬底表面均匀开设有若干个锁胶孔，锁胶孔之间未开设孔洞的区域用于引线键合。该引线框架在应用时，包括步骤1，将芯片的晶圆减薄，之后背面粘贴DAF膜；步骤2，将芯片粘接在引线框架衬底上；步骤3，对待键合电路进行清洗，将芯片与衬底、芯片与引脚、衬底与引脚，或者芯片之间进行引线键合，得到键合后的电路；步骤4，对键合后的电路进行等离子清洗，之后用塑封料进行塑封，塑封料嵌入到锁胶孔中，形成塑封体，将塑封体进行固化，之后依次进行电镀锡、激光打标、切筋成型，得到单芯片封装件，塑封料贯穿锁胶孔，起到钉扎强化与阻止离层蔓延的作用，提高了产品的可靠性。

技术领域

本发明属于半导体集成电路封装测试领域，具体为一种锁胶阵列引线框架及其在芯片封装件中的应用。

背景技术

引线框架作为集成电路塑封生产的主要基础材料之一，它的衬底承载芯片，内引脚与芯片相连，又通过外引脚使芯片与外部电路相连接，从而保证电源和信号通畅。引线框架主体使用铜材，铜材与塑封料具有良好的结合能力，而引线键合工艺使用的键合丝与铜材接触效果不够理想，需要在引线框架适当区域进行镀银处理。镀银层与塑封料之间的结合能力略小于铜材，因此产品包封后镀银层位置容易出现严重的塑封体离层缺陷，很难能满足电子封装的高可靠性要求。

目前，引线框架有全镀(即引线框架内引脚精压区和衬底全部镀银)、单环镀(即仅在引线框架内引脚精压区镀银)、双环镀(即引线框架内引脚精压区镀银，衬底上有一圈镀银环)等结构，镀银层面积较大，存在离层隐患。

申请号为201711445689.9和201721863934.3的中国专利仅仅是在引线框架衬底上不粘接芯片的位置开少量锁胶孔，开孔数量极其有限，对于塑封体离层问题改善有限，使用意义不大，而且需要根据芯片严格定制，制作成本高，代价大，经济效益差，不利于产品的推广使用。申请号为201310726533.3的中国专利描述的引线框架上开孔位置在内引脚上，内引脚面积小，对离层影响相比于衬底而言较小，并且由于镀银层面积只是内引脚的一小部分，开孔后对于键合丝第二焊点分布有一定地影响，降低了引线框架对不同产品的适用性。

发明内容

针对现有技术中存在的问题，本发明提供一种锁胶阵列引线框架及其在芯片封装件中的应用，在包封过程中，塑封料贯穿锁胶孔，起到了钉扎强化作用与阻止离层蔓延的作用，提高了产品的可靠性。

本发明是通过以下技术方案来实现：

一种锁胶阵列引线框架，所述引线框架的衬底表面均匀开设有若干个锁胶孔，锁胶孔之间未开设孔洞的区域用于引线键合。

优选的，所述的若干个锁胶孔分布在整个引线框架的衬底表面。

优选的，所述的锁胶孔的横截面为圆形或正方形。

进一步，当锁胶孔的横截面为圆形时，锁胶孔横截面的直径为30um～300um；当锁胶孔的横截面为正方形时，锁胶孔横截面的边长为30um～300um。

再进一步，两个相邻锁胶孔的最短间距为207um。

上述任意一项所述的锁胶阵列引线框架在芯片封装件中的应用。

锁胶阵列引线框架在单芯片封装件中的应用，包括如下步骤：

步骤1，将待封装芯片所在的晶圆减薄至目标厚度，之后在该晶圆背面粘贴DAF膜，得到粘贴有DAF膜的芯片；

步骤2，将粘贴有DAF膜的芯片粘接在锁胶阵列引线框架的衬底上，使DAF膜与所述的衬底接触；

步骤3，对待键合电路进行清洗，之后根据产品的设计要求，将待封装芯片与锁胶阵列引线框架的衬底、待封装芯片与引脚、锁胶阵列引线框架的衬底与引脚进行引线键合，得到键合后的电路；