[发明专利]数字输出驱动器电路和方法

说明书

本公开的实施例涉及数字输出驱动器电路和方法。在一个实施例中，数字输出驱动器电路包括输出级，其具有第一晶体管和第二晶体管。驱动级被配置为驱动第一晶体管的控制端子和第二晶体管的控制端子，并且包括开关电路装置和电流发生器电路装置。在第一配置中，驱动器电路被配置为将第二晶体管的控制端子连接到参考节点，以将第二晶体管关断；并且将第一电容连接到电流发生器电路装置和第一晶体管的控制端子，以将第一晶体管接通。在第二配置中，驱动器电路被配置为将第一晶体管关断，并且将第二晶体管的控制端子连接到电流发生器电路装置和第二电容，以将第二晶体管接通。

相关申请的交叉引用

本申请要求于2019年8月30日提交的意大利专利申请号102019000015306的权益，该申请在此通过引用并入本文。

技术领域

本公开涉及驱动器电路。

背景技术

功率供应源的电压可能比用于通信目的的电压高，功率供应源的电压表示通用串行端口(USB)功率递送(USB-PD)应用中要考虑的因素。

稳健的电路因此是可期望的，以便在例如意外接触的情况下保持应用安全。

此外，已提出的某些解决方案被发现不适合于具有3.3V或更高的预期电压的低成本技术实现。

发明内容

一些实施例有助于促进USB-PD应用，USB-PD应用即使在意外接触的情况下也能够安全地操作和/或适用于具有3.3V或更高的预期电压的低成本技术实现。

一个或多个实施例可以被应用为符合USB功率递送(USB-PD)规范，其目的是在施加功率供应前调节USB电缆(例如，type-C)上的通信。

一些实施例涉及一种电路。

一个或多个实施例涉及一种对应的方法。

一个或多个实施例适合于借助(较)高电压金属氧化物半导体场效应晶体管(MOSFET)技术来实现。

一个或多个实施例促进避免与MOSFET接通有关的问题，保持焦点在电路输出处的上升时间与下降时间之间的良好匹配上。

一个或多个实施例可以在输出级中使用两个N型MOSFET晶体管(简称N-MOSFET)，从而提供下降沿和上升沿调节。

一个或多个实施例促进利用边沿之间的良好匹配来对两个输出N-MOSFET的适当操作。

在一个或多个实施例中，这样的良好匹配可以通过如下来促进：两次检查(doublecheck)上升时间相对于下降时间、以及命令信号与半高输出之间的延迟时间(针对两个边沿)。

一个或多个实施例可以提供一种电路，该电路适合于作为匹配的数字驱动器与包括低成本技术的不同技术来使用。

实验结果指示，根据一个或多个实施例的输出驱动器可以适于其中恒定转变时间表示期望特征的应用。

一个或多个实施例可以有利地应用于设计USB接口，无论环境变化如何，均一的转变时间表示针对该USB接口的期望特征。

一个或多个实施例呈现(非常)低的转变延迟时间变化，其中电容性输出负载比内部电容大。例如，一个或多个实施例可以适用于如USB规范所预期的以大于400pF的电容性输出负载适当地操作，其中内部电容具有小于40pF的值。

附图说明

现在将参考附图仅以示例的方式来描述一个或多个实施例，其中：

图1是驱动器电路的电路图；

图2是根据本发明的实施例的驱动器电路的示例性电路图；