[发明专利]半导体装置及其制造方法

说明书

本发明的半导体装置具备第1电极、第1导电型的第1半导体区域、接合区域、第1导电型的第4半导体区域、第2导电型的第5半导体区域、第1导电型的第6半导体区域、栅极电极及第2电极。接合区域包含第1导电型的第2半导体区域及第2导电型的第3半导体区域。在与第1方向垂直的第2方向上，交替地设置有多个第2半导体区域和多个第3半导体区域。接合区域中的选自由重金属元素及质子构成的组中的至少一种第1元素的浓度比第1半导体区域中的第1元素的浓度高，且比第4半导体区域中的第1元素的浓度高。或者，接合区域中的晶体缺陷的密度比第1半导体区域中的晶体缺陷的密度高，且比第4半导体区域中的晶体缺陷的密度高。

关联申请

本申请享有以日本专利申请2020-52497号(申请日：2020年3月24日)作为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式一般而言涉及半导体装置及其制造方法。

背景技术

Metal Oxide Semiconductor Field Effect Transistor(MOSFET，金属-氧化物半导体场效应晶体管)等半导体装置被用于电力转换等用途。半导体装置的消耗电力优选小。

发明内容

实施方式提供能够降低消耗电力的半导体装置及其制造方法。

实施方式的半导体装置具备第1电极、第1导电型的第1半导体区域、接合区域、第1导电型的第4半导体区域、第2导电型的第5半导体区域、第1导电型的第6半导体区域、栅极电极及第2电极。上述第1半导体区域被设置于上述第1电极之上，与上述第1电极电连接。上述接合区域包含具有比上述第1半导体区域低的第1导电型的杂质浓度的第1导电型的第2半导体区域和第2导电型的第3半导体区域。上述接合区域被设置于上述第1半导体区域之上。在与从上述第1电极朝向上述第1半导体区域的第1方向垂直的第2方向上，交替地设置有多个上述第2半导体区域与多个上述第3半导体区域。上述第4半导体区域沿着与上述第1方向垂直的第1面而设置于上述接合区域的周围，具有比上述第1半导体区域低的第1导电型的杂质浓度。上述第5半导体区域被设置于上述多个第3半导体区域的一个之上。上述第6半导体区域被设置于上述第5半导体区域之上。上述栅极电极隔着栅极绝缘层与上述第5半导体区域相向。上述第2电极被设置于上述第5半导体区域及上述第6半导体区域之上，与上述第5半导体区域及上述第6半导体区域电连接。上述接合区域中的选自由重金属元素及质子构成的组中的至少1种第1元素的浓度比上述第1半导体区域中的上述第1元素的浓度高，且比上述第4半导体区域中的上述第1元素的浓度高。或者，上述接合区域中的晶体缺陷的密度比上述第1半导体区域中的晶体缺陷的密度高，且比上述第4半导体区域中的晶体缺陷的密度高。

附图说明

图1是表示实施方式的半导体装置的俯视图。

图2是图1的II-II截面图。

图3(a)、(b)是表示实施方式的半导体装置的制造方法的截面图。

图4(a)、(b)是表示实施方式的半导体装置的制造方法的截面图。

图5(a)、(b)是表示实施方式的半导体装置的制造方法的截面图。

图6是表示包含实施方式的半导体装置的电气设备的电路图。

图7(a)～(d)是表示图6中表示的电路的工作的示意图。

图8(a)～(c)是表示图6中表示的电路的工作的示意图。

图9是表示实施方式的半导体装置中的电流及电压的波形的图表。

图10(a)、(b)是表示实施方式的半导体装置的分析结果的示意图。

具体实施方式

以下，参照附图对本发明的各实施方式进行说明。