[发明专利]一种CMOS低失真低噪声放大器电路在审

专利信息
申请号: 202010830059.9 申请日: 2020-08-18
公开(公告)号: CN111934627A 公开(公告)日: 2020-11-13
发明(设计)人: 郭本青;陈鸿鹏;邬经伟 申请(专利权)人: 成都信息工程大学
主分类号: H03F1/26 分类号: H03F1/26;H03F3/45
代理公司: 成都虹盛汇泉专利代理有限公司 51268 代理人: 王伟
地址: 610225 四川省成都*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 cmos 失真 低噪声放大器 电路
【权利要求书】:

1.一种CMOS低失真低噪声放大器电路,其特征在于,包括:跨导放大级、线性提高级、反馈级、输出负载级、共模反馈电路以及片外元件;

所述跨导放大级第一端通过电感LL接交流信号正输入端口Vrfin+,用于接收射频正极性输入交流小信号,跨导放大级第二端接共模反馈电路输出端Vfb,跨导放大级第三端通过电感LR接交流信号负输入端口Vrfin-,用于接收与射频正输入信号相位差为180度的射频负输入交流小信号,跨导放大级第四端接放大器电路的正极性射频信号输出端口Vout+,用于输出经低噪声放大器放大后的交流小信号,跨导放大级第五端接放大器电路的负极性射频信号输出端口Vout-,用于输出经低噪声放大器放大后的交流小信号;

所述线性提高级第一端通过电感LL接射频信号正输入端口Vrfin+,线性提高级第二端接正输出端口Vout+,线性提高级第三端接负输出端口Vout-,线性提高级第四端通过电感LR接射频信号负输入端口Vrfin-

所述反馈级第一端通过电感LL接射频信号正输入端口Vrfin+,反馈级第二端通过电感LL接射频信号负输入端口Vrfin-,反馈级第三端接正输出端口Vout+,反馈级第四端接负输出端口Vout-,反馈级第五端接正输出端口Vout+,反馈级第六端接负输出端口Vout-

所述输出负载级第一端接正输出端口Vout+,输出负载级第二端接地,输出负载级第三端接负输出端口Vout-,输出负载级第四端接地;

所述共模反馈电路第一端接正输出端口Vout+,共模反馈电路第二端接负输出端口Vout-,共模反馈电路第三端为共模反馈电路输出端口Vfb;用于接收共模反馈电路输出电压,从而对两个PMOS管提供直流偏置;

所述片外元件至少包括电感LL、电感LR

2.根据权利要求1所述的一种CMOS低噪声低失真放大器,其特征在于,所述跨导放大级包括PMOS晶体管Mp1、PMOS晶体管Mp2、NMOS晶体管Mn1、NMOS晶体管Mn2、电容CL1、电容CL2、电容CR1、电容CR2

PMOS晶体管Mp1栅极与电容CL1第一端连接,电容CL1第二端作为跨导放大级第一端,PMOS晶体管Mp1源级接VDD,PMOS晶体管Mp1漏极接NMOS晶体管Mn1漏极;NMOS晶体管Mn1栅极与电容CL2第一端连接,电容CL2第二端与电容CL1第二端相连,NMOS晶体管Mn1源级接地,NMOS晶体管Mn1漏极作为跨导放大级第四端;PMOS晶体管MP2栅极与电容CR1第一端相连,电容CR1第二端作为跨导放大级第三端,PMOS晶体管MP2源级接VDD,PMOS晶体管MP2漏极接NMOS晶体管Mn2漏极;NMOS晶体管Mn2栅极接电容CR2第一端,电容CR2第二端接电容CR1第二端,NMOS晶体管Mn2源级接地,NMOS晶体管Mn2漏极作为跨导放大级第五端。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成都信息工程大学,未经成都信息工程大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202010830059.9/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top