[发明专利]基于FPGA的信号插值方法以及信号采集和回放方法

权利要求书

1.一种基于FPGA的信号插值方法，其特征在于，包括：

获取输入的数字信号；

将所述输入的数字信号复制为N个数字信号并输入N个基于FPGA的数字滤波模块，N是偶数，其中按照每两个滤波器的滤波器系数对称地构建的方式来构建所述N个基于FPGA的数字滤波模块；

将滤波后的N个数字信号按照滤波器系数对称的每两个滤波器进行合并和差值处理以得到N个已处理的数字信号；以及

将N个已处理的数字信号进行并串转换以获得插值后的数字信号。

2.根据权利要求1所述的基于FPGA的信号插值方法，其中，N＝4。

3.根据权利要求2所述的基于FPGA的信号插值方法，其中，

将对应于所述输入的数字信号的原型滤波器系数拆分为第一子滤波器系数、第二子滤波器系数、第三子滤波器系数和第四子滤波器系数；以及

所述4个基于FPGA的数字滤波模块的滤波器系数分别为第一子滤波器系数与第二子滤波器系数之和，第一子滤波器系数与第二子滤波器系数之差，第三子滤波器系数与第四子滤波器系数之和，和第三子滤波器系数与第四子滤波器系数之差。

4.根据权利要求3所述的基于FPGA的信号插值方法，其中，

通过所述4个基于FPGA的数字滤波模块获得滤波后的第一子数字信号、第二子数字信号、第三子数字信号和第四子数字信号；以及

所述4个已处理的数字信号分别为所述第一子数字信号与所述第二子数字信号之和除以二，所述第一子数字信号与所述第二子数字信号之差除以二，所述第三子数字信号与所述第四子数字信号之和除以二，和所述第三子数字信号与所述第四子数字信号之差除以二。

5.根据权利要求2所述的基于FPGA的信号插值方法，其中，

将对应于所述输入的数字信号的原型滤波器系数拆分为第一子滤波器系数、第二子滤波器系数、第三子滤波器系数和第四子滤波器系数；以及

所述4个基于FPGA的数字滤波模块的滤波器系数分别为第一子滤波器系数与第三子滤波器系数之和，第一子滤波器系数与第三子滤波器系数之差，第二子滤波器系数与第四子滤波器系数之和，和第二子滤波器系数与第四子滤波器系数之差。

6.根据权利要求5所述的基于FPGA的信号插值方法，其中，

通过所述4个基于FPGA的数字滤波模块获得滤波后的第一子数字信号、第二子数字信号、第三子数字信号和第四子数字信号；以及

所述4个已处理的数字信号分别为所述第一子数字信号与所述第二子数字信号之和除以二，所述第三子数字信号与所述第四子数字信号之差除以二，所述第一子数字信号与所述第二子数字信号之差除以二，和所述第三子数字信号与所述第四子数字信号之差除以二。

7.根据权利要求2所述的基于FPGA的信号插值方法，其中，

将对应于所述输入的数字信号的原型滤波器系数拆分为第一子滤波器系数、第二子滤波器系数、第三子滤波器系数和第四子滤波器系数；以及

所述4个基于FPGA的数字滤波模块的滤波器系数分别为第一子滤波器系数与第四子滤波器系数之和，第一子滤波器系数与第四子滤波器系数之差，第二子滤波器系数与第三子滤波器系数之和，和第二子滤波器系数与第三子滤波器系数之差。

8.根据权利要求7所述的基于FPGA的信号插值方法，其中，

通过所述4个基于FPGA的数字滤波模块获得滤波后的第一子数字信号、第二子数字信号、第三子数字信号和第四子数字信号；以及

所述4个已处理的数字信号分别为所述第一子数字信号与所述第二子数字信号之和除以二，所述第三子数字信号与所述第四子数字信号之和除以二，所述第三子数字信号与所述第四子数字信号之差除以二，和所述第一子数字信号与所述第二子数字信号之差除以二。