[发明专利]半导体元件及其制作方法

说明书

本发明公开一种半导体元件及其制作方法，其中制作半导体元件的方法为，首先形成一硬掩模于基底上，然后形成第一轴心体以及第二轴心体于硬掩模上，形成第一间隙壁及第二间隙壁环绕第一轴心体以及第三间隙壁及第四间隙壁环绕第二轴心体，去除第二轴心体，形成一图案化掩模于第一轴心体、第一间隙壁、第二间隙壁、第三间隙壁及第四间隙壁上，再利用图案化掩模去除第三间隙壁以及硬掩模。

技术领域

本发明涉及一种制作场效晶体管的方法，尤其是涉及一种利用图案转移制作工艺于基底上形成鳍状场效晶体管的方法。

背景技术

随着半导体元件尺寸的缩小，维持小尺寸半导体元件的效能是目前业界的主要目标。然而，随着场效晶体管(field effect transistors,FETs)元件尺寸持续地缩小，平面式(planar)场效晶体管元件的发展已面临制作工艺上的极限。非平面(non-planar)式场效晶体管元件，例如鳍状场效晶体管(fin field effect transistor,FinFET)元件，具有立体结构可增加与栅极之间接触面积，进而提升栅极对于通道区域的控制，俨然已取代平面式场效晶体管成为目前的主流发展趋势。

现有鳍状场效晶体管的制作工艺是先将鳍状结构形成于基底上，再将栅极形成于鳍状结构上。鳍状结构一般为蚀刻基底所形成的条状鳍片，但在尺寸微缩的要求下，各鳍片宽度渐窄，而鳍片之间的间距也渐缩小。因此，其制作工艺也面临许多限制与挑战，例如现有掩模及光刻蚀刻技术受限于微小尺寸的限制，无法准确定义鳍状结构的位置而造成鳍片倒塌，或是无法准确控制蚀刻时间而导致过度蚀刻等问题，连带影响鳍状结构的作用效能。

发明内容

本发明一实施例揭露一种制作半导体元件的方法。首先形成一硬掩模于基底上，然后形成第一轴心体以及第二轴心体于硬掩模上，形成第一间隙壁及第二间隙壁环绕第一轴心体以及第三间隙壁及第四间隙壁环绕第二轴心体，去除第二轴心体，形成一图案化掩模于第一轴心体、第一间隙壁、第二间隙壁、第三间隙壁及第四间隙壁上，再利用图案化掩模去除第三间隙壁以及硬掩模。

本发明另一实施例揭露一种半导体元件，其主要包含一基座设于基底上、一第一鳍状结构设于基座旁以及一第二鳍状结构设于第一鳍状结构旁，其中设于基座以及第一鳍状结构间的基底表面包含一第一上凹曲面，基座顶部切齐鳍状结构顶部，以及第一鳍状结构及第二鳍状结构间的基底表面包含一第二上凹曲面。

附图说明

图1至图6为本发明第一实施例制作一半导体元件的方法示意图；

图7为本发明一实施例的半导体元件的结构示意图。

主要元件符号说明

12:基底

14:第一区域

16:第二区域

18:衬垫层

20:衬垫层

22:硬掩模

24:轴心体

26:间隙壁

28:间隙壁

30:间隙壁

32:间隙壁

34:间隙壁

36:间隙壁

38:间隙壁

40:间隙壁

42:间隙壁

44:图案化掩模

46:开口

48:基座

50:鳍状结构