[发明专利]一种层次化验证方法、平台、设备及存储介质

说明书

本发明公开了一种层次化验证方法、平台、设备及存储介质，该平台包括：激励顶层，用于：定义顶层激励，每个顶层激励对应同一个枚举类型的变量的不同值，且该变量的不同值与不同的底层激励对应；激励底层，用于：定义底层激励，每个底层激励具有不同的数据格式，且该不同的数据格式与不同的总线相对应；序列顶层，用于：存储与不同的顶层激励分别对应的顶层序列，以及利用顶层序列产生相应的顶层激励；序列底层，用于：存储与不同的底层激励分别对应的底层序列，以及确定与序列顶层产生的顶层激励对应的底层激励后，利用相应的底层序列产生该底层激励。可见，本申请能够产生不同总线的总线协议对应的激励，大大提高了平台可重用性。

技术领域

本发明涉及UVM技术领域，更具体地说，涉及一种层次化验证方法、平台、设备及存储介质。

背景技术

UVM(Universal Verification Methodology，通用验证方法学)是一种基于SystemVerilog的验证方法学，用UVM进行验证平台的搭建能够加强测试的可复用性和规范性；在通用的UVM搭建的验证平台中，驱动(driver)和序列(sequence)都是参数化的类，一个验证平台往往只包含一种序列，而一种序列只能产生一种类型的激励(transaction)供驱动使用，但是在芯片的测试中往往要用到各种不同的总线协议，此时则需要针对不同的总线协议使用不同的序列生成不同的激励，因此通用的UVM搭建的验证平台无法产生不同的总线协议对应的激励，可重用性较低。

发明内容

本发明的目的是提供一种层次化验证方法、平台、设备及存储介质，通过层次化的设计将不同的总线类型整合到同一个平台中，能够产生不同总线的总线协议对应的激励，从而大大提高了平台可重用性。

为了实现上述目的，本发明提供如下技术方案：

一种层次化验证平台，包括激励顶层、激励底层、序列顶层及序列底层；其中：

所述激励顶层，用于：定义顶层激励，每个所述顶层激励对应同一个枚举类型的变量的不同值，且该变量的不同值与不同的底层激励对应；

所述激励底层，用于：定义底层激励，每个所述底层激励具有不同的数据格式，且该不同的数据格式与不同的总线相对应；

所述序列顶层，用于：存储与不同的所述顶层激励分别对应的顶层序列，以及利用所述顶层序列产生相应的顶层激励；

所述序列底层，用于：存储与不同的所述底层激励分别对应的底层序列，以及确定与所述序列顶层产生的顶层激励对应的底层激励后，利用相应的底层序列产生该底层激励。

优选的，还包括驱动层及总序列层；

所述总序列层，用于：获取所述序列底层产生的底层激励，将获取的底层激励发送给所述驱动层，并缓存获取的底层激励的备份；

所述驱动层，用于：如果成功接收到所述总序列层发送的底层激励，则将接收的底层激励发送给测试中设备，否则，指示所述总序列层将缓存的底层激励的备份重新发送给所述驱动层。

优选的，所述驱动层还用于：如果成功接收到所述总序列层发送的底层激励，则返回接收成功的信息给所述总序列层；

所述总序列层还用于：如果接收到所述驱动层发送的接收成功的信息，则删除缓存的底层激励的备份。

优选的，还包括监控层，所述监控层用于：统计所述测试中设备利用接收的底层激励实现测试得到的覆盖率，并在该覆盖率未达到覆盖率阈值时，指示所述测试中设备进行随机测试，直至所述测试中设备实现测试所得的覆盖率达到覆盖率阈值为止。

优选的，所述监控层还用于：如果所述测试中设备进行随机测试的次数达到次数阈值且所述测试中设备实现测试所得的覆盖率未达到所述覆盖率阈值，则输出相应的告警信息。