[发明专利]半导体存储器装置及其操作方法

权利要求书

1.一种半导体存储器装置，该半导体存储器装置包括：

储存器，所述储存器被配置为存储第一算法数据；

缓冲器，所述缓冲器被配置为存储与所述第一算法数据至少部分不同的第二算法数据；以及

控制逻辑，所述控制逻辑被配置为选择性地接收所述第一算法数据和所述第二算法数据。

2.根据权利要求1所述的半导体存储器装置，其中，所述控制逻辑包括：

控制器，所述控制器被配置为输出地址数据，所述地址数据指示存储有要执行的所述第一算法数据或所述第二算法数据的位置；

解复用器，所述解复用器被配置为基于所述控制器而选择性地向所述储存器和所述缓冲器中的一个传送所述地址数据；以及

多路复用器，所述多路复用器被配置为基于所述控制器而向所述控制器选择性地传送所述第一算法数据和所述第二算法数据中的一个。

3.根据权利要求2所述的半导体存储器装置，其中，所述控制器向所述解复用器传送第一状态的DEMUX控制信号，并且所述解复用器基于所述第一状态的DEMUX控制信号而向所述储存器传送所述地址数据。

4.根据权利要求3所述的半导体存储器装置，其中，所述储存器响应于接收到所述地址数据而输出所述第一算法数据。

5.根据权利要求4所述的半导体存储器装置，其中，所述控制器向所述多路复用器传送第一状态的MUX控制信号，并且所述多路复用器基于所述第一状态的MUX控制信号而向所述控制器传送所述第一算法数据。

6.根据权利要求2所述的半导体存储器装置，其中，所述控制器向所述解复用器传送第二状态的DEMUX控制信号，并且所述解复用器基于所述第二状态的DEMUX控制信号而向所述缓冲器传送所述地址数据。

7.根据权利要求6所述的半导体存储器装置，其中，所述缓冲器响应于接收到所述地址数据而输出所述第二算法数据。

8.根据权利要求7所述的半导体存储器装置，其中，所述控制器向所述多路复用器传送第二状态的MUX控制信号，并且所述多路复用器基于所述第二状态的MUX控制信号而向所述控制器传送所述第二算法数据。

9.根据权利要求1所述的半导体存储器装置，其中，所述储存器由只读存储器ROM构成。

10.根据权利要求1所述的半导体存储器装置，其中，所述缓冲器是高速缓存缓冲器。

11.一种半导体存储器装置，该半导体存储器装置包括：

存储器单元阵列，所述存储器单元阵列包括多个存储器单元；

读写电路，所述读写电路被配置为对所述存储器单元阵列执行编程操作、读取操作和擦除操作中的任何一个；

缓冲器，所述缓冲器被配置为存储输入至所述读写电路的数据和从所述读写电路输出的数据中的至少一个；

储存器，所述储存器被配置为存储第一算法数据；以及

控制逻辑，所述控制逻辑被配置为控制所述读写电路以及所述缓冲器的操作，

其中，所述缓冲器存储与所述第一算法数据至少部分不同的第二算法数据，并且

其中，所述控制逻辑被配置为选择性地接收所述第一算法数据和所述第二算法数据。

12.根据权利要求11所述的半导体存储器装置，其中，所述控制逻辑包括：

控制器，所述控制器被配置为输出地址数据，所述地址数据指示存储有要执行的所述第一算法数据或所述第二算法数据的位置；

解复用器，所述解复用器被配置为基于所述控制器而选择性向所述储存器和所述缓冲器中的一个传送所述地址数据；以及

多路复用器，所述多路复用器被配置为基于所述控制器而向所述控制器选择性地传送所述第一算法数据和所述第二算法数据中的一个。