[发明专利]包括熔丝锁存器的半导体器件

说明书

包括熔丝锁存器的半导体器件。公开了一种半导体器件的熔丝锁存器。该半导体器件的熔丝锁存器包括多个PMOS晶体管和多个NMOS晶体管。该熔丝锁存器包括被配置为锁存熔丝单元数据的多个PMOS晶体管和多个NMOS晶体管。在熔丝锁存器中，多个PMOS晶体管和多个NMOS晶体管在第二方向上在每个有源区中以两条线的形状布置。

技术领域

本公开的实施方式总体上涉及半导体器件，并且更具体地，涉及包括熔丝锁存器的半导体器件。

背景技术

随着高性能电子系统(例如，个人计算机(PC)或电子通信系统)的快速发展，已经开发出用作安装到电子系统的存储器的半导体器件，以实现具有更高速度和更高集成度的产品。

为了实现具有更高集成度的半导体器件，重要的是用于在有限区域内有效地布置存储器单元区域的存储器单元的功能。然而，相比于与有效地布置存储器单元区域的存储器单元有关的功能，更重要的是与有效地布置操作存储器单元所需的外围电路区域(以下称为外围区域)有关的另一功能。

用于修复存储器单元的许多熔丝相关电路已广泛用于半导体器件中。因此，有效地布置这种熔丝相关电路以获得半导体器件的区域增益的技术也很重要。

发明内容

根据所公开技术的一个实施方式，半导体器件的熔丝锁存器可以包括第一NMOS晶体管和第二NMOS晶体管，其各自被配置为通过第一NMOS晶体管和第二NMOS晶体管的栅极端子接收第一控制信号，并响应于第一控制信号而发送熔丝单元数据；第一反相器，其包括串联联接在电源电压和接地电压之间的第一PMOS晶体管和第三NMOS晶体管，其中，第一反相器的输入节点联接至第二NMOS晶体管，并且第一反相器的输出节点联接至第一NMOS晶体管；第二反相器，其包括串联联接在电源电压和接地电压之间的第二PMOS晶体管和第四NMOS晶体管，使得第二反相器的输入节点联接至第一反相器的输出节点，并且第二反相器的输出节点联接至第一反相器的输入节点；第五NMOS晶体管，其栅极端子联接至第一反相器的输入节点和第二反相器的输出节点，并且其第一端子联接至数据输出端子；以及第六NMOS晶体管，其被配置为通过第六NMOS晶体管的栅极端子接收第二控制信号，并且被配置为响应于第二控制信号而选择性地将接地电压联接至第五NMOS晶体管的第二端子。第一NMOS晶体管和第二NMOS晶体管可以形成在第一有源区中，第一PMOS晶体管和第二PMOS晶体管可以形成于在第一方向上位于第一有源区的一侧的第二有源区中，第三NMOS晶体管和第四NMOS晶体管可以形成于在第一方向上位于第二有源区的一侧的第三有源区中，并且第五NMOS晶体管和第六NMOS晶体管可以形成于在第一方向上位于第三有源区的一侧的第四有源区中。第一PMOS晶体管和第二PMOS晶体管可以形成在第一有源区中，第一NMOS晶体管和第二NMOS晶体管可以形成于在第一方向上位于第一有源区的一侧的第二有源区中，第三NMOS晶体管和第四NMOS晶体管可以形成于在第一方向上位于第二有源区的一侧的第三有源区中，并且第五NMOS晶体管和第六NMOS晶体管可以形成于在第一方向上位于第三有源区的一侧的第四有源区中。

根据所公开技术的另一实施方式，半导体器件的熔丝锁存器可以包括被配置为锁存熔丝单元数据的多个PMOS晶体管和多个NMOS晶体管。熔丝锁存器包括多个PMOS晶体管和多个NMOS晶体管，与有源区交叠的多个PMOS晶体管和多个NMOS晶体管可以在第二方向上在每个有源区中以两条线的形状布置。

根据所公开的技术的另一实施方式，半导体器件的熔丝锁存器可以包括：数据传输电路，其被配置为向第一节点和第二节点发送数据；锁存电路，其被配置为锁存通过第一节点和第二节点从数据传输电路接收的数据；以及数据输出电路，其被配置为响应于第二控制信号而输出由锁存电路锁存的数据，其中，数据传输电路、锁存电路和数据输出电路中所包含的晶体管分别形成在第一有源区至第四有源区中，并且第一有源区至第四有源区在第一方向上以N-P-N-N结构依次布置。