[发明专利]基于信号延迟平衡技术设计的多裸片FPGA

说明书

本申请公开了一种基于信号延迟平衡技术设计的多裸片FPGA，涉及FPGA技术领域，该多裸片FPGA包括基板及其上的硅连接层以及按二维堆叠方式层叠排布在硅连接层上的若干个FPGA裸片，裸片内置的硅堆叠连接点通过RDL层具有预定绕线结构的顶层金属线连接到连接点引出端，连接点引出端再通过硅连接层内的两个方向的跨裸片连线即可连接到其他裸片，实现裸片之间的二维互连通信，这种级联结构支持由多个小规模小面积的裸片级联实现大规模大面积的FPGA产品，减少加工难度，提高芯片生产良率；通过调整顶层金属线的绕线距离即能高效的实现跨裸片信号延迟平衡，加速设计时序收敛，有利于提高应用中的资源布局灵活性。

技术领域

本发明涉及半导体技术领域，尤其是一种基于信号延迟平衡技术设计的多裸片FPGA。

背景技术

FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)是一种硬件可编程的逻辑器件，除了应用于移动通信、数据中心等领域，还广泛应用于集成电路设计中的原型验证，能够有效验证电路功能的正确性，同时加快电路设计速度。原型验证需要利用FPGA内部的可编程逻辑资源实现电路设计，随着集成电路规模的不断增大及复杂功能的实现，对FPGA的可编程逻辑资源的数量的需求不断提高，后续技术发展和需求的不断增加，FPGA可编程资源数量会成为更大的瓶颈，给该行业发展提出更大的挑战。FPGA规模的增加代表芯片面积不断增大，这样会导致芯片加工难度的提高以及芯片生产良率的降低。

目前也有部分专利提出了通过硅堆叠互连技术(SSI)来进行芯片互连设计的方法，比如申请号为2016800598883的专利提出了一种无中介层的叠式裸片互连，采用多个分立的互连裸片实现相邻两个裸片的信号互连；再比如申请号为2017800501825的专利提出了一种用于硅堆叠互连技术集成的独立接口，其采用整片中介层作为互连载具实现相邻两个IC管芯的信号互连。但上述两件专利受限于芯片本身以及结构设计的缺陷，都仅能将并排设置的相邻两个IC管芯互连，同时仅能实现单一方向的信号互连，因此实际应用时结构的局限性很大，而且由于结构的局限性也导致器件的信号延迟难以设计和调整，实际很难满足大规模集成电路的复杂电路要求。

发明内容

本发明人针对上述问题及技术需求，提出了一种基于信号延迟平衡技术设计的多裸片FPGA，本发明的技术方案如下：

一种基于信号延迟平衡技术设计的多裸片FPGA，该多裸片FPGA包括基板、层叠设置在基板上的硅连接层以及层叠设置在硅连接层上的若干个FPGA裸片，若干个FPGA裸片按照二维堆叠方式排布在硅连接层上，硅连接层覆盖所有的FPGA裸片；

每个FPGA裸片内包括若干个可配置功能模块、环于各个可配置功能模块分布的互连资源模块、以及连接点引出端，FPGA裸片内的可配置功能模块至少包括可编程逻辑单元、硅堆叠连接模块和输入输出端口，硅堆叠连接模块内包括若干个硅堆叠连接点，FPGA裸片内的可编程逻辑单元分别与硅堆叠连接点和输入输出端口通过互连资源模块相连，FPGA裸片内的硅堆叠连接点通过重布线层内的顶层金属线与相应的连接点引出端相连，顶层金属线具有预定的绕线结构且绕线距离与所在信号传输路径上的信号延迟相对应，重布线层内至少存在两种不同绕线距离的顶层金属线；

每个FPGA裸片中的连接点引出端通过硅连接层内的跨裸片连线与其他FPGA裸片中相应的连接点引出端相连，每个FPGA裸片可通过硅连接层内的跨裸片连线与其他任意一个FPGA裸片相连；连通各个FPGA裸片的跨裸片连线在硅连接层内沿着第一方向和第二方向交叉布置，第一方向和第二方向在水平方向上相互垂直；FPGA裸片内的输入输出端口通过硅连接层上的硅通孔连接至基板。

其进一步的技术方案为，硅连接层内的跨裸片连线具有预定的绕线结构且绕线距离与所在信号传输路径上的信号延迟相对应。

其进一步的技术方案为，硅堆叠连接点直接与互连资源模块中的互连开关相连，硅堆叠连接点与互连开关之间全互连或部分互连。