[发明专利]一种基于校验和的数据自检装置及方法

说明书

本发明涉及一种基于校验和的数据自检装置及方法，所述数据自检装置包括：第一处理节点，用于形成一帧数据内容，对数据内容进行计算得出校验和A1，将校验和A1填入数据报文头的校验和字段中，并将其与数据内容按照时钟节拍顺序发送给第一校验节点；第一校验节点，电性连接于第一处理节点，用于接收到数据报文头和数据内容，并从数据报文头的校验和字段中提取出校验和A1，对数据内容进行计算得出校验和B1，判断校验和B1是否与校验和A1相一致，如果一致，将数据报文头和数据内容传送给第二处理节点；第二处理节点，电性连接于第一校验节点，用于接收由第一校验节点校验过的数据内容，并进行数据处理，本发明方便对错误的定位，加快调试进度。

技术领域

本发明属于数据传输技术领域，尤其涉及一种可以保证数据的完整性和准确性的基于校验和的数据自检装置及方法。

背景技术

检验和(checksum)，在数据处理和数据通信领域中，用于校验目的地一组数据项的和。校验和是指传输位数的累加，当传输结束时，接收者可以根据这个数值判断是否接到了所有的数据。如果数值匹配，那么说明传送已经完成。TCP和UDP传输层都提供了该功能。检验和通常用来在通信中，尤其是远距离通信中保证数据的完整性和准确性。

在FPGA上进行网络协议的解析处理过程中，多采用流水线式处理模式，即上游的处理节点完成数据处理后将会发送给下游的处理节点进行继续处理，然而对下游的处理节点无法判断接收的数据是否完整、准确的，一旦有某个处理节点接收的数据不完整或不准确，则最终FPGA产出的最终数据也为不准确，进而导致造成网络错误。

发明内容

为了解决上述问题，本发明的目的在于提供一种可以快速调试并在较高时钟频率下正常工作来实现传输层和网络层的校验和的高速计算的基于校验和的数据自检装置及方法。

本发明的目的是这样实现的：

本发明第一方面提出一种基于校验和的数据自检装置，所述数据自检装置包括：第一处理节点、第二处理节点及第一校验节点；

所述第一处理节点，用于形成一帧数据内容，通过反码求和算法对数据内容进行计算，并得出校验和A1，将校验和A1填入数据报文头的校验和字段中，并将其与所述数据内容按照时钟节拍顺序依次发送给所述第一校验节点；

所述第一校验节点，电性连接于所述第一处理节点，用于接收到数据报文头和数据内容，并从数据报文头的校验和字段中提取出校验和A1，通过反码求和算法对所述数据内容进行计算得出校验和B1，判断计算得到的校验和B1是否与接收到的校验和A1相一致，如果一致，则将所述数据报文头和所述数据内容传送给所述第二处理节点；

所述第二处理节点，电性连接于所述第一校验节点，用于接收由所述第一校验节点校验过的数据内容，并进行数据处理。

进一步的，所述第一校验节点可配置为校正模式或非校正模式；当所述第一校验节点被配置为校正模式时，如果计算得到的校验和B1与接收到的校验和A1不一致，则将计算得到的校验和B1替换校验和A1置于所述数据报文头中，并将其与所述数据内容传送给所述第二处理节点；当所述第一校验节点被配置为非校正模式时，如果计算得到的校验和B1与接收到的校验和A1不一致，则直接舍弃所述数据内容。

进一步的，所述基于校验和的数据自检装置为FPGA板卡。

进一步的，所述第一处理节点对校验和A1的计算方式为：

所述第一处理节点将所述数据内容按照时钟节拍划分为n个数据段a₁，a₂，a₃，...，a_n；