[发明专利]一种RS触发器输出延时补偿电路

说明书

本发明公开了一种RS触发器输出延时补偿电路，包括：RS触发器和两条快速通路，RS触发器由两个与非门交叉耦合构成，第一个与非门的输入端通过第一条快速通路连接第二个与非门的输出端，第二个与非门的输入端通过第二条快速通路连接第一个与非门的输出端；其中，第一条快速通路和第二条快速通路的延时时间等于一个与非门的延时时间；第一个与非门的输入端用于接收差分输入信号A，输出端用于输出输出信号Y；第二个与非门的输入端用于接收差分输入信号B，输出端用于输出输出信号YN。本发明通过两条快速通路使输出信号Y和YN在输入信号都发生变化时，经过相同的延时时间后同时发生变化。

技术领域

本发明涉及RS触发器技术领域，具体涉及一种RS触发器输出延时补偿电路。

背景技术

如图1所示，为传统的RS触发器结构，在数据采样电路中应用时，A和B分别为RS触发器的输入信号，Y和YN为RS触发器的输出信号。当A电平从0变为1，且B电平从1变为0时，YN会在B电平从1变为0后再经过一个与门的延时时间后从0变为1，而Y会在当A电平从0变为1，且B电平从1变为0后，再经过两个与非门的延时时间后才从1变化为0；当B电平从0变为1，且A电平从1变为0时，Y会在A电平从1变为0后再经过一个与门的延时时间后从0变为1，而YN会在当B电平从0变为1，且A电平从1变为0后，再经过两个与非门的延时时间后才从1变化为0。即输出信号YN和Y发生跳变所经过的时间不一致，YN变为0会多经过一个与非门的延时。即输出信号YN和Y发生跳变所经过的时间不一致，Y变为0会多经过一个与非门的延时，导致输出的差分数据信号变得不匹配而影响后续电路的使用。

发明内容

针对现有技术中存在的缺陷，本发明的目的在于提供一种RS触发器输出延时补偿电路，可以使当输入数据电平同时变化时，经过相同延时后，输出数据电平也同时发生变化。

为实现上述目的，本发明采用的技术方案如下：

一种RS触发器输出延时补偿电路，包括：RS触发器和两条快速通路，所述RS触发器由两个与非门交叉耦合构成，第一个与非门的输入端通过第一条快速通路连接第二个与非门的输出端，所述第二个与非门的输入端通过第二条快速通路连接所述第一个与非门的输出端；其中，所述第一条快速通路和所述第二条快速通路的延时时间等于一个与非门的延时时间；

所述第一个与非门的输入端用于接收差分输入信号A，输出端用于输出输出信号Y；

所述第二个与非门的输入端用于接收差分输入信号B，输出端用于输出输出信号YN。

进一步，如上所述的一种RS触发器输出延时补偿电路，若开始时所述差分输入信号A的电平为0，且所述差分输入信号B的电平为1，则所述输出信号Y的电平为1，所述输出信号YN的电平为0；

当所述差分输入信号A的电平从0变为1，且所述差分输入信号B的电平从1变为0时，所述输出信号YN在所述差分输入信号B的电平从1变为0后经过所述第二个与非门的延时后从0变为1，所述输出信号Y在所述差分输入信号B的电平从1变为0后经过所述第二条快速通路的延时后从1变为0。

进一步，如上所述的一种RS触发器输出延时补偿电路，若开始时所述差分输入信号A的电平为1，且所述差分输入信号B的电平为0，则所述输出信号Y的电平为0，所述输出信号YN的电平为1；

当所述差分输入信号A的电平从1变为0，且所述差分输入信号B的电平从0变为1时，所述输出信号Y在所述差分输入信号A的电平从1变为0后经过所述第一个与非门的延时后从0变为1，所述输出信号YN在所述差分输入信号A的电平从1变为0后经过所述第一条快速通路的延时后从1变为0。