[发明专利]一种RS触发器输出延时补偿电路

权利要求书

1.一种RS触发器输出延时补偿电路，其特征在于，包括：RS触发器和两条快速通路，所述RS触发器由两个与非门交叉耦合构成，第一个与非门的输入端通过第一条快速通路连接第二个与非门的输出端，所述第二个与非门的输入端通过第二条快速通路连接所述第一个与非门的输出端；其中，所述第一条快速通路和所述第二条快速通路的延时时间等于一个与非门的延时时间；

所述第一个与非门的输入端用于接收差分输入信号A，输出端用于输出输出信号Y；

所述第二个与非门的输入端用于接收差分输入信号B，输出端用于输出输出信号YN。

2.根据权利要求1所述的一种RS触发器输出延时补偿电路，其特征在于，若开始时所述差分输入信号A的电平为0，且所述差分输入信号B的电平为1，则所述输出信号Y的电平为1，所述输出信号YN的电平为0；

当所述差分输入信号A的电平从0变为1，且所述差分输入信号B的电平从1变为0时，所述输出信号YN在所述差分输入信号B的电平从1变为0后经过所述第二个与非门的延时后从0变为1，所述输出信号Y在所述差分输入信号B的电平从1变为0后经过所述第二条快速通路的延时后从1变为0。

3.根据权利要求1所述的一种RS触发器输出延时补偿电路，其特征在于，若开始时所述差分输入信号A的电平为1，且所述差分输入信号B的电平为0，则所述输出信号Y的电平为0，所述输出信号YN的电平为1；

当所述差分输入信号A的电平从1变为0，且所述差分输入信号B的电平从0变为1时，所述输出信号Y在所述差分输入信号A的电平从1变为0后经过所述第一个与非门的延时后从0变为1，所述输出信号YN在所述差分输入信号A的电平从1变为0后经过所述第一条快速通路的延时后从1变为0。

4.根据权利要求1所述的一种RS触发器输出延时补偿电路，其特征在于，所述第一条快速通路包括：第一反相器和第一NMOS管，所述第一个与非门的输入端连接所述第一反相器的输入端，所述第一反相器的输出端连接所述第一NMOS管的栅极，所述第一NMOS管的源极接地，所述第一NMOS管的漏极连接所述第二个与非门的输出端。

5.根据权利要求4所述的一种RS触发器输出延时补偿电路，其特征在于，若开始时所述差分输入信号A的电平为1，且所述差分输入信号B的电平为0，则所述输出信号Y的电平为0，所述输出信号YN的电平为1；

当所述差分输入信号A的电平从1变为0，且所述差分输入信号B的电平从0变为1时，所述输出信号Y在所述差分输入信号A的电平从1变为0后经过所述第一个与非门的延时后从0变为1，所述输出信号YN在所述差分输入信号A的电平从1变为0后经过所述第一反相器的延时和所述第一NMOS管导通的延时后从1变为0。

6.根据权利要求1所述的一种RS触发器输出延时补偿电路，其特征在于，所述第二条快速通路包括：第二反相器和第二NMOS管，所述第二个与非门的输入端连接所述第二反相器的输入端，所述第二反相器的输出端连接所述第二NMOS管的栅极，所述第二NMOS管的源极接地，所述第二NMOS管的漏极连接所述第一个与非门的输出端。

7.根据权利要求6所述的一种RS触发器输出延时补偿电路，其特征在于，若开始时所述差分输入信号A的电平为0，且所述差分输入信号B的电平为1，则所述输出信号Y的电平为1，所述输出信号YN的电平为0；

当所述差分输入信号A的电平从0变为1，且所述差分输入信号B的电平从1变为0时，所述输出信号YN在所述差分输入信号B的电平从1变为0后经过所述第二个与非门的延时后从0变为1，所述输出信号Y在所述差分输入信号B的电平从1变为0后经过所述第二反相器的延时和所述第二NMOS管导通的延时后从1变为0。