[发明专利]高效能复杂指令译码的微处理器

权利要求书

1.一种微处理器，包括：

指令队列；

指令译码器，耦接该指令队列；以及

微码控制器，耦接该指令译码器且具有存储器，该存储器存储以特定顺序排列的M条复杂指令的融合微码，M为大于1的整数；

其中，该指令队列的第一至第M个存储格遵循该特定顺序队列上述M条复杂指令并将之弹出时，该指令译码器令该微码控制器单一次陷入微码读取，读取该存储器存储的该融合微码。

2.如权利要求1所述的微处理器，其中：

界线微指令用于在该融合微码中区隔上述M条复杂指令的个体微码，并应付中断要求。

3.如权利要求1所述的微处理器，其中：

该存储器还分开存储上述M条复杂指令的个体微码，使各自对应一次陷入微码读取。

4.如权利要求3所述的微处理器，其中：

该特定顺序的队列不成立时，该微码控制器是以分开存储的上述个体微码响应上述M条复杂指令。

5.如权利要求4所述的微处理器，还包括：

检测电路，检测上述第一至第M个存储格是否弹出以该特定顺序队列的上述M条复杂指令。

6.如权利要求5所述的微处理器，其中：

检测到上述第一至第M个存储格弹出以该特定顺序队列的上述M条复杂指令时，该检测电路提供指令略过信号给该指令队列，使上述M条复杂指令中，除已交给译码的第一条复杂指令外的第二至第M条复杂指令自该指令队列删除。

7.如权利要求6所述的微处理器，其中：

该指令译码器包括复杂指令译码器，耦接该指令队列的第一个存储格；

上述第一至第M个存储格弹出以该特定顺序队列的上述M条复杂指令时，该复杂指令译码器译出头n条微指令，且上述M条复杂指令的剩余微指令由该微码控制器单一次陷入微码读取，自该融合微码获得。

8.如权利要求7所述的微处理器，其中：

该指令译码器还包括陷入决定电路；以及

检测到上述第一至第M个存储格弹出以该特定顺序队列的上述M条复杂指令时，该检测电路藉型式信号指示该陷入决定电路操作该微码控制器，使该微控制器单一次陷入微码读取，自该存储器读取该融合微码。

9.一种微处理器，包括：

指令队列；

指令译码器，耦接该指令队列；以及

微码控制器，耦接该指令译码器且具有存储器，该存储器存储第一融合微码，该第一融合微码对应第一复杂指令以及紧接该第一复杂指令的第二复杂指令；

其中，该指令队列的第一以及第二个存储格分别队列该第一以及第二复杂指令、且将之弹出时，该指令译码器令该微码控制器单一次陷入微码读取，读取该存储器存储的该第一融合微码。

10.如权利要求9所述的微处理器，其中：

该存储器还存储第二融合微码，该第二融合微码对应该第二复杂指令以及紧接该第二复杂指令的第三复杂指令；

其中，该指令队列的上述第一以及第二个存储格分别队列该第二以及第三复杂指令、且将之弹出时，该指令译码器令该微码控制器单一次陷入微码读取，读取该存储器存储的该第二融合微码。

11.如权利要求10所述的微处理器，其中：

界线微指令用于在该第一融合微码中区隔第一个体微码以及第二个体微码，其中，该第一个体微码对应该第一复杂指令，且该第二个体微码对应该第二复杂指令；

该界线微指令用于在该第二融合微码中区隔该第二个体微码以及第三个体微码，其中，该第三个体微码对应该第三复杂指令；且

上述界线微指令还用于应付中断要求。

12.如权利要求11所述的微处理器，其中：

该存储器还分开存储该第一、该第二、以及该第三复杂指令的第一、第二、以及第三个体微码，使各自对应一次陷入微码读取。