[发明专利]半导体结构及其形成方法

权利要求书

1.一种半导体结构的形成方法，其特征在于，包括：

提供基底，包括分立的器件单元区，所述器件单元区包括多个沿第一方向间隔排布的子器件区，子器件区的基底上形成有一个或多个堆叠的沟道叠层，沟道叠层沿第二方向延伸，第二方向垂直于第一方向，每一个沟道叠层包括牺牲层和位于牺牲层上的沟道层，沿第一方向位于相邻子器件区的沟道叠层之间的基底作为边界区；所述基底包括衬底、以及分立于子器件区的衬底上的鳍部；所述沟道叠层形成在所述鳍部上；

在所述边界区的基底上，形成沿第一方向位于沟道叠层之间的介电墙；所述介电墙形成在所述边界区的衬底上，且沿第一方向，所述介电墙还形成于相邻所述子器件区的鳍部之间；

形成横跨所述沟道叠层和介电墙的伪栅；

在所述基底上形成覆盖所述伪栅侧壁的层间介质层；

去除所述伪栅形成栅极开口，并通过所述栅极开口去除牺牲层，形成通槽，相邻所述子器件区的通槽由所述介电墙隔离；

对所述栅极开口和通槽进行填充，在所述子器件区上形成包围介电墙露出的沟道层的器件栅极。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，提供基底的步骤中，所述器件单元区包括沿第一方向间隔排布的第一子器件区和第二子器件区，第一子器件区的基底用于形成第一型晶体管，第二子器件区的基底用于形成第二型晶体管，第一型晶体管和第二型晶体管的掺杂类型不同；

形成所述器件栅极的步骤中，位于第一子器件区上且包围介电墙露出的沟道层的器件栅极为第一器件栅极，位于第二子器件区上且包围介电墙露出的沟道层的器件栅极为第二器件栅极。

3.如权利要求1所述的半导体结构的形成方法，其特征在于，提供基底的步骤包括：提供初始基底，包括衬底以及凸出于所述衬底的初始鳍部，所述初始鳍部上形成有一个或多个堆叠的初始沟道叠层；刻蚀位于所述边界区的初始沟道叠层和初始鳍部，形成所述鳍部和沟道叠层；

或者，提供基底的步骤包括：提供初始基底、以及位于所述初始基底上的一个或多个堆叠的初始沟道叠层；图形化所述初始基底和初始沟道叠层，形成衬底和鳍部、以及沟道叠层。

4.如权利要求3所述的半导体结构的形成方法，其特征在于，提供基底的步骤包括：提供初始基底，包括衬底以及凸出于所述衬底的初始鳍部，所述初始鳍部上形成有一个或多个堆叠的初始沟道叠层；刻蚀位于所述边界区的初始沟道叠层和初始鳍部，形成所述鳍部和沟道叠层；

在提供初始基底后，刻蚀位于所述边界区的初始沟道叠层和初始鳍部之前，所述半导体结构的形成方法还包括：在所述衬底上形成初始隔离层，覆盖所述初始鳍部和初始沟道叠层的侧壁；

在形成所述介电墙后，形成所述伪栅之前，所述半导体结构的形成方法还包括：回刻蚀部分厚度的所述初始隔离层，形成隔离层，覆盖所述鳍部的侧壁且露出所述沟道叠层的侧壁。

5.如权利要求1所述的半导体结构的形成方法，其特征在于，提供基底的步骤中，沿第一方向，相邻所述子器件区的沟道叠层与边界区的基底围成沟槽；

形成所述介电墙的步骤包括：在所述沟槽中填充介电材料层，所述介电材料层还位于所述沟道叠层的顶部上；去除位于所述沟道叠层顶部上的所述介电材料层，位于沟槽中的剩余介电材料层用于作为所述介电墙。

6.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述介电墙的过程中，所述介电墙的顶面与所述沟道叠层的顶面相齐平；

形成所述子器件栅极的过程中，子器件栅极还延伸覆盖于所述介电墙的部分顶面，相邻的子器件栅极在所述介电墙的上方相接触。

7.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述介电墙的步骤中，所述介电墙的顶面高于所述沟道叠层的顶面；

形成所述器件栅极的步骤中，所述器件栅极覆盖所述沟道层露出的所述介电墙侧壁，且相邻的器件栅极之间由所述介电墙隔离。