[发明专利]一种基于群延迟滤波器的DAC多芯片同步装置

说明书

本发明提供一种基于群延迟滤波器的DAC多芯片同步装置，包括数个集成了群延迟滤波器的DAC芯片和时间数字转换器，DAC芯片内部包含D触发器、N1倍分频器、N2倍分频器、DA数据处理、群延迟滤波器和DA转换器模块，利用DAC内部产生的同步控制信号SYNCOUT检测到各路DAC芯片的相位差，动态调整群延迟滤波器的整数和小数延迟单元的延迟值，消除DAC芯片时钟信号CLK间的传输延迟不同步带来的相位差。

技术领域

本发明属于集成电路设计技术领域，具体涉及一种多片DAC同步技术。

背景技术

DAC是模拟世界和数字世界相互联系的重要桥梁，广泛应用于计算机、通信、仪器仪表、雷达、电子对抗等领域，随着系统对带宽和分辨率的要求越来越高，促进了DAC应用向阵列形式的发展，对组成阵列的各个DAC芯片的要求是实时同步且相位可控。

在高速相控阵系统中，通道间时钟的延迟误差和分频电路的初始相位不确定性，是决定DAC多芯片同步的两个主要因素。传统的DAC多芯片同步校准方案，首先使用同步控制输入信号SYNCIN对DAC芯片内部分频器进行复位，使不同DAC芯片中的分频器初始相位一致，并与输入到芯片中的SYNCIN对齐；然后使DAC芯片输出特定的波形，并采用片外模数转换器或鉴相器，量化各DAC芯片输出信号的相位差异；最后根据相位差异调整各DAC芯片内部或系统路径上时钟CLK或同步控制输入信号SYNCIN的延迟，直至DAC输出信号的相位达到对齐，完成多芯片同步校准。

传统多芯片同步方案存在两个不足：一是需要对DAC输出信号进行相位检测，由于该信号为模拟信号，需要采用高精度模数转换器或模拟鉴相器，相位检测电路较为复杂；二是如果只对SYNCIN信号进行调整，则相位调整精度仅为整数个时钟CLK周期，如果对CLK延迟进行调整，无论采用片内或片外方案，均会在时钟链路上引入噪声，恶化DAC输出噪底和相位噪声。

发明内容

本发明为了解决现有技术存在的问题，提出了一种基于群延迟滤波器的DAC多芯片同步装置，为了实现上述目的，本发明采用了以下技术方案。

电路包括数个集成了群延迟滤波器的DAC芯片和时间数字转换器，DAC芯片内部包含D触发器、N1倍分频器、N2倍分频器、DA数据处理器、群延迟滤波器和DA转换器。

电路使用共同的时钟信号CLK和同步控制输入信号SYNCIN，分别输入多片DAC芯片中，DAC输出与自身数据同步的低速输出信号SYNCOUT，时间数字转换器对各芯片间SYNCOUT的相位差进行量化，并转换为数字控制信号CTRL，控制各DAC芯片内部群延迟滤波器中的整数延迟和小数延迟单元，最终使得各DAC芯片输出相位同步。

D触发器对同步控制输入信号SYNCIN采样和锁存，输出与时钟CLK边沿对齐的同步控制信号SYNC_DFF，该信号将N1倍分频器和N2倍分频器复位，分别产生内部分频时钟CLKDIV和标志时钟SYNCCLK，这两个时钟均与SYNC_DFF同步。

SYNCOUT信号的脉宽和频率可配置，使时间数字转换器在较低的频率下测量相位，SYNCOUT的初始相位由同步控制输入信号SYNCIN和时钟CLK决定，SYNCOUT与DAC自身采样时钟边沿对齐，各芯片间SYNCOUT的相位差异代表了DAC芯片的相位差异。

DA数据处理器包括插值滤波器、调制器、反sinc函数滤波器和SYNCCLK延迟单元，SYNCCLK延迟单元与数据相同延迟，经过DA数据处理器后的DAC数据data_pre和同步标志时钟SYNCP相位同步。