[发明专利]用于去激活半导体装置中的延迟锁定环更新的设备及方法

说明书

本发明涉及用于去激活半导体装置中的延迟锁定环更新的设备及方法。半导体装置可包含耦合到更新触发生成器的延迟锁定环DLL控制电路及DLL更新电路。所述DLL控制电路可接收更新触发信号及内部刷新信号且经配置以响应于所述更新触发信号中的更新触发而激活所述DLL更新电路并响应于有效内部刷新信号而去激活所述DLL更新电路。所述DLL更新电路可在被激活时对一或多个存储器单元阵列执行DLL更新且在被去激活时不对所述存储器单元阵列执行DLL更新。一旦所述内部刷新信号变为无效，所述DLL控制电路就可重新激活所述DLL更新电路。在其它情况下，一旦去激活所述DLL更新电路，所述DLL更新电路就保持去激活直到所述更新触发信号中的下一更新触发为止。

技术领域

本发明涉及半导体装置。

背景技术

半导体存储器装置，例如DRAM(动态随机存取存储器)，包含各自具有安置在字线与位线之间的交叉点处的存储器单元的存储器单元阵列。所述存储器装置还包含延迟锁定环(DLL)以调整外部时钟信号与内部锁相时钟信号之间的锁相电平，使得输入/输出(I/O)驱动器接收与外部时钟信号一起到达的数据。

存储器装置中的各种状况，例如温度、电力供应器中的电压、传播延迟等，可能致使DLL更新电路中的锁相电平变动。例如，可将共同电压供应提供到存储器装置中的存储器单元阵列中的每一者。当发生存储器单元阵列的激活时，对存储器单元阵列的相关联操作可能不利地影响存储器装置的状况，且因此致使DLL更新电路可变地改变锁相电平。然而，存储器装置的某些状况变化可能是显著的以致使DLL更新电路比正常情况更困难地工作。例如，当发生对存储器单元阵列的刷新操作时，共同电力供应器可能由于与存储器刷新操作相关联的显著负载变化而变化。例如，在存储器刷新期间可一次激活八个行(字线)。因此，VDD电压可能降低且VSS电压可能浮动。这个电力供应器变化可能导致DLL更新电路中的锁相电平显著变动。当存储器操作完成时，可能需要时间来将DLL更新电路中的锁相电平调整到所要电平。因而，即使当存储器不处于刷新操作时，对存储器单元阵列的某些动作，例如刷新操作，也可能影响DLL更新的性能。

发明内容

在一个方面，本发明涉及一种设备，其包括：多个存储器单元阵列，每一存储器单元阵列经耦合到输入/输出(I/O)驱动器电路；延迟锁定环(DLL)更新电路，其经配置以将内部时钟提供到所述I/O驱动器电路；及DLL控制电路，其经耦合到所述DLL更新电路且经配置以响应于一或多个存储器单元阵列的激活而去激活所述DLL更新电路。

在另一方面，本发明涉及一种设备，其包括：触发电路，其经配置以至少响应于延迟锁定环(DLL)更新触发或刷新命令变为无效而提供内部更新触发；及DLL控制电路，其经耦合到所述触发电路且经配置以：响应于由所述触发电路提供的所述内部更新触发而激活DLL更新电路；且响应于所述刷新命令变为有效而去激活所述DLL更新电路

在另一方面，本发明涉及一种方法，其包括：接收第一延迟锁定环(DLL)更新触发；响应于所述第一DLL更新触发而激活对多个存储器单元阵列中的一或多者的DLL更新；响应于内部刷新命令的激活而去激活所述DLL更新。

在进一步方面，本发明涉及一种设备，其包括内部时钟生成器电路，其中所述内部时钟生成器电路包括：延迟锁定环(DLL)控制电路，其包括：多个D触发器电路，其串联耦合且经配置以响应于DLL更新触发而提供有效DLL更新信号，其中至少基于所述多个D触发器电路中的D触发器的数目确定所述有效DLL更新信号的持续时间；及输出电路，其经耦合到所述多个D触发器电路，所述输出电路经配置以：当内部刷新命令无效时，传递所述有效DLL更新信号；且当所述内部刷新命令有效时，提供无效DLL更新信号。

附图说明

图1是根据本发明中所描述的一些实例的半导体装置的框图。

图2是根据本发明中所描述的一些实例的半导体装置的实例布局的图。

图3是根据本发明中所描述的一些实例的DLL控制电路的图。