[发明专利]传输数据总线驱动电路以及方法、电子设备

说明书

本发明公开了一种传输数据总线驱动电路以及方法、电子设备，所述传输数据总线驱动电路包括第一级第一驱动器、第二级第一驱动器以及传输数据线，还包括：预充电路，用于在所述传输数据线未进行数据传输时，将所述传输数据线充电至参考电压；第一耦合电路，用于在所述传输数据线进行数据传输时，将所述第一级第一驱动器的输出信号耦合至所述传输数据线；第一放大电路，用于在所述传输数据线进行数据传输时，对所述传输数据线上的电压与所述参考电压之间的稳定电压差进行放大，并将放大后的信号作为所述第二级第一驱动器的输入信号。本发明公开的传输数据总线驱动电路以及方法、电子设备，能够降低传输数据线上翻转的功耗。

技术领域

本发明涉及存储器技术领域，具体涉及一种传输数据总线驱动电路以及方法、电子设备。

背景技术

读写数据总线驱动电路被广泛应用于存储器的读写操作，主要作用在于实现存储阵列与数据通路之间的数据传输。在对存储器进行写操作时，数据通路上的数据通过第一级写驱动器和第二级写驱动器被传送至主数据线，主数据线上的数据被写入存储阵列；在对存储器进行读操作时，存储阵列中的数据被读至主数据线上，主数据线上的数据通过灵敏放大器、第一级读驱动器以及第二级读驱动器被传送至数据通路。

图1是现有的一种读写数据总线驱动电路的结构示意图，所述读写数据总线驱动电路包括第一级读驱动器FRD、第二级读驱动器SRD、第一级写驱动器FWD、第二级写驱动器SWD以及读写数据线RWDL，其中，所述第一级读驱动器FRD的输出端和所述第二级写驱动器SWD的输入端连接所述读写数据线RWDL的一端，所述第二级读驱动器SRD的输入端和所述第一级写驱动器FWD的输出端连接所述读写数据线RWDL的另一端；所述第一级读驱动器FRD的输入端连接灵敏放大器SA的输出端，所述第二级写驱动器SWD的输出端和所述灵敏放大器SA的输入端连接主数据线MDQ，所述第二级读驱动器SRD的输出端和所述第一级写驱动器FWD的输入端连接数据通路YWD。

以下结合图1说明传统的读写数据总线驱动电路的工作原理：

在非工作阶段，所述第一级读驱动器FRD、所述第二级读驱动器SRD、所述第一级写驱动器FWD、所述第二级写驱动器SWD以及所述灵敏放大器SA均不工作，所述主数据线MDQ被预充电至电源电压；

在对存储器进行写操作时，所述第一级读驱动器FRD、所述第二级读驱动器SRD以及所述灵敏放大器SA均不工作，所述数据通路YWD上的数据通过所述第一级写驱动器FWD和所述第二级写驱动器SWD被传送至所述主数据线MDQ，所述主数据线MDQ上的数据被写入存储阵列，其中，所述第一级写驱动器FWD用于将其接收的全摆幅信号驱动至所述读写数据线RWDL上，所述全摆幅信号的摆幅为所述电源电压，所述第二级写驱动器SWD用于恢复所述全摆幅信号在所述读写数据线RWDL上的损耗；

在对存储器进行读操作时，所述第一级写驱动器FWD以及所述第二级写驱动器SWD均不工作，存储阵列中的数据被读至所述主数据线MDQ上，所述主数据线MDQ上的数据通过所述灵敏放大器SA、所述第一级读驱动器FRD以及所述第二级读驱动器SRD被传送至所述数据通路YWD，其中，所述第一级读驱动器FRD用于将所述灵敏放大器SA输出的全摆幅信号驱动至所述读写数据线RWDL上，所述第二级读驱动器SRD用于恢复所述全摆幅信号在所述读写数据线RWDL上的损耗。

在对存储器进行读操作或者写操作时，所述读写数据总线驱动电路通过所述全摆幅信号实现存储阵列与数据通路之间的数据传输，由于所述读写数据线RWDL是贯通整个存储阵列的长线，因而所述读写数据线RWDL的线长随着存储器存储容量的增加而增加。对于每次读操作或者写操作，数据在所述读写数据线RWDL上翻转的功耗为Crwdl×VDD²，这部分功耗对于存储器来说是很大的，其中，Crwdl为所述读写数据线RWDL的负载电容，VDD为所述电源电压。

发明内容

本发明所要解决的是现有的读写数据总线驱动电路功耗大的问题。

本发明通过下述技术方案实现：