[发明专利]传输数据总线驱动电路以及方法、电子设备

权利要求书

1.一种传输数据总线驱动电路，其特征在于，包括第一级第一驱动器、第二级第一驱动器以及传输数据线，所述传输数据线设置在所述第一级第一驱动器和所述第二级第一驱动器之间，所述传输数据总线驱动电路还包括：

与所述传输数据线连接的预充电路，所述预充电路用于在所述传输数据线未进行数据传输时，将所述传输数据线充电至参考电压，所述参考电压低于电源电压；

设置在所述第一级第一驱动器和所述传输数据线之间的第一耦合电路，所述第一耦合电路用于在所述传输数据线进行数据传输时，将所述第一级第一驱动器的输出信号耦合至所述传输数据线；

设置在所述第二级第一驱动器和所述传输数据线之间的第一放大电路，所述第一放大电路用于在所述传输数据线进行数据传输时，对所述传输数据线上的电压与所述参考电压之间的稳定电压差进行放大，并将放大后的信号作为所述第二级第一驱动器的输入信号。

2.根据权利要求1所述的传输数据总线驱动电路，其特征在于，所述第一级第一驱动器为存储器中的第一级读驱动器，所述第二级第一驱动器为存储器中的第二级读驱动器，所述传输数据线为存储器中的读写数据线；

所述第一耦合电路用于在对存储器进行读操作时，将所述第一级读驱动器的输出信号耦合至所述读写数据线；

所述第一放大电路用于在对存储器进行读操作时，对所述读写数据线上的电压与所述参考电压之间的稳定电压差进行放大，并将放大后的信号作为所述第二级读驱动器的输入信号。

3.根据权利要求2所述的传输数据总线驱动电路，其特征在于，还包括：

分别设置在所述读写数据线两端的第一级写驱动器和第二级写驱动器；

设置在所述第一级写驱动器和所述读写数据线之间的第二耦合电路，所述第二耦合电路用于在对存储器进行写操作时，将所述第一级写驱动器的输出信号耦合至所述读写数据线；

设置在所述第二级写驱动器和所述读写数据线之间的第二放大电路，所述第二放大电路用于在对存储器进行写操作时，对所述读写数据线上的电压与所述参考电压之间的稳定电压差进行放大，并将放大后的信号作为所述第二级写驱动器的输入信号。

4.根据权利要求3所述的传输数据总线驱动电路，其特征在于，所述预充电路包括第一PMOS晶体管；

所述第一PMOS晶体管的漏极适于接收所述参考电压，所述第一PMOS晶体管的源极连接所述读写数据线，所述第一PMOS晶体管的栅极适于接收预充电控制信号。

5.根据权利要求3所述的传输数据总线驱动电路，其特征在于，所述第一耦合电路包括第一电容；

所述第一电容的一端连接所述第一级读驱动器的输出端，所述第一电容的另一端连接所述读写数据线的一端。

6.根据权利要求3所述的传输数据总线驱动电路，其特征在于，所述第一放大电路包括第一开关电路和第一差分放大器；

所述第一开关电路的一端连接所述读写数据线的另一端，所述第一开关电路的另一端连接所述第一差分放大器的一个输入端，所述第一开关电路的控制端适于接收第一开关控制信号；

所述第一差分放大器的另一个输入端适于接收所述参考电压，所述第一差分放大器的输出端连接所述第二级读驱动器的输入端。

7.根据权利要求6所述的传输数据总线驱动电路，其特征在于，所述第一开关电路包括第二PMOS晶体管；

所述第二PMOS晶体管的漏极作为所述第一开关电路的一端，所述第二PMOS晶体管的源极作为所述第一开关电路的另一端，所述第二PMOS晶体管的栅极作为所述第一开关电路的控制端。

8.根据权利要求3所述的传输数据总线驱动电路，其特征在于，所述第二耦合电路包括第二电容；

所述第二电容的一端连接所述第一级写驱动器的输出端，所述第二电容的另一端连接所述读写数据线的另一端。