[发明专利]一种PCB设计中检查布线是否跨分割的方法

说明书

本发明目的是提供了一种PCB设计中检查布线是否跨分割的方法，包括以下步骤：根据PCB叠层对所有走线按照ETCH层进行分类；检测每个ETCH层的相邻层是否为PLANE layer；用户选择需要被检查的ETCH层，计算其中一段完整的cline坐标是否全部在PLANE的坐标点区域内；如果不在，判定为跨分割并标记；对所有需检查的ETCH层采用同样方法处理。本发明可以让layout工程师摆脱手动检查的繁杂工作，达到高效准确的目的。

技术领域

本发明涉及PCB设计领域，更具体涉及一种PCB设计中检查布线是否跨分割的方法。

背景技术

目前在电子业界有多款PCB设计软件，Allegro软件作为其中的一种，具有非常丰富而强大的功能。此软件使用独有的的数据形式存储设计文件，并且每份设计文件都有相应的独立数据库支撑。数据库中主要有两类信息：物理信息和逻辑信息。Allegro软件的各种功能操作，都是对这个数据库的编辑和操作。同样的情况，使用软件提供的扩展Skill接口，也可以对此数据库进行编辑操作，从而实现一些程序没有提供的功能，提高Layout工作的效率。

在设计一块电路板时，会存在多种电源（如12V，3.3V，1.8V等）、多种地（数字地，模拟地，保护地等）在电源平面或地平面纵横交错，以及所需的电源、地平面挖空。我们不可能为了保证这些电源、地都有高的可靠性，而将每一种电源、地分配一个层面，这样必然会增加PCB板的叠层，电路板制作的成本大幅度升高。为了兼顾节约成本和保证电路板的可靠性，我们在PCB设计的时候，会按照电路板的特点、将多种PCB的电源或地设计在同一个平面上，从而导致了电源、地平面的不完整，即电源（地）层分割。电路上PCB布线穿过电源（地）层分割，信号的完整性会受到很大的影响，以及电路的EMI和EMC特性也发生变化。而在PCB设计布线时，由于布线量大且复杂，难免出现跨分割情况。而为解决此问题， PCB设计完成布线及高速线等长时layout工程师需要打开某一层ETCH层与其相邻电源(地)层手动检查布线是否出现跨分割的情况，但手动检查不仅浪费时间也容易遗漏。

发明内容

本发明目的是提供了一种应用在Allegro软件中自动检查PCB设计布线是否出现跨分割的方法，让layout工程师摆脱手动检查的繁杂工作，达到高效准确的目的。

本发明为实现上述目的，通过以下技术方案实现。

一种PCB设计中检查布线是否跨分割的方法，包括以下步骤：

根据PCB叠层对所有走线按照ETCH层进行分类；

检测每个ETCH层的相邻层是否为PLANE layer；

用户选择需要被检查的ETCH层，计算其中一段完整的cline坐标是否全部在PLANE的坐标点区域内；

如果不在，判定为跨分割并标记；

对所有需检查的ETCH层采用同样方法处理。

优选的，在所述步骤前还包括步骤：

修改计算机软件的配置文件，用于直接修改Layout设计的后台数据库。

本发明的优点在于：把检查PCB布线受否跨分割的方法写入Skill程序里面，使用此Skill程序，可以直接某一层布线与其相邻层是否出现跨分割情况，如果有则高亮出来，工程师可直接查看被高亮出来的ETCH来进行优化，减少手动查找问题的工序，从而提高工作效率，避免因手动检查而出现的遗漏错误。

附图说明

图1为实施例1中的PCB叠层示意图。

具体实施方式