[发明专利]一种集成电路、信号处理方法及装置、存储介质

说明书

本申请一示例性实施例公开了一种集成电路，包括：乘法阵列，用于将表征待处理信号不同属性信息的正方形矩阵与表征所述待处理信号的信号强度的向量相乘；加法阵列，与所述乘法阵列相连，用于对所述向量与所述正方形矩阵相乘的乘积进行处理，以得到处理结果；本申请一示例性实施例还同时提供了一种信号处理方法及装置、存储介质。

技术领域

本申请涉及集成电路，涉及但不限于一种集成电路、信号处理方法及装置、存储介质。

背景技术

在通信系统中，经常出现三角矩阵与向量相乘的情况。基于三角矩阵的固有特性，乘法操作和加法操作具有不固定的数据依赖性，因此乘法操作必须等待累加选项的结果，不能在每个时钟都处于活动状态，因此乘法器不能持续工作，导致了低能效比，进而导致高成本芯片。

发明内容

本申请一示例性实施例为解决相关技术中存在的至少一个问题而提供一种集成电路、信号处理方法及装置、存储介质。

本申请一示例性实施例的技术方案是这样实现的：

本申请一示例性实施例提供了一种集成电路，所述集成电路至少包括：

乘法阵列，用于将表征待处理信号不同属性信息的正方形矩阵与表征所述待处理信号的信号强度的向量相乘；

加法阵列，与所述乘法阵列相连，用于对所述向量与所述正方形矩阵相乘的乘积进行处理，以得到处理结果。

本申请一示例性实施例提供了一种信号处理方法，所述方法包括：

获取待处理信号；

确定用于表征所述待处理信号不同属性信息的至少两个三角矩阵和用于表征所述待处理信号的信号强度的向量；

根据所述至少两个三角矩阵，建立正方形矩阵；

根据所述正方形矩阵和所述向量，确定对所述待处理信号进行处理的专用集成电路中运算器的目标数量；

将所述专用集成电路中的运算器的数量设定为所述目标数量，并采用所述目标数量的运算器对所述待处理信号进行处理，得到处理结果。

本申请一示例性实施例提供了一种信号处理装置，所述装置包括：

第一确定单元，用于确定获取的待处理信号的至少两个三角矩阵和用于表征所述待处理信号的信号强度的向量；

第一建立单元，根据所述至少两个三角矩阵，建立正方形矩阵；

第二确定单元，用于根据所述正方形矩阵和所述向量，确定对所述待处理信号进行处理的专用集成电路中运算器的目标数量；

第一设定单元，用于将所述专用集成电路中的运算器的数量设定为所述目标数量，并采用所述目标数量的运算器对所述待处理信号进行处理，得到处理结果。

对应地，本申请一示例性实施例提供一种信号处理设备，包括存储器和处理器，所述存储器存储有可在处理器上运行的计算机程序，所述处理器执行所述程序时实现上述信号处理方法中的步骤。

本申请一示例性实施例提供一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上述信号处理方法中的步骤。

本申请一示例性实施例一示例性提供了一种集成电路、信号处理方法及装置、存储介质，其中，首先，将表征待处理信号的不同属性信息的矩阵拼接成行数和列数相同的正方形矩阵，然后，采用正方形矩阵和向量进行运算，以实现信号的处理过程；这样，将多个三角矩阵拼接成正方形矩阵进行运算，对于每一行，运算的次数都是一个确定的数，那么在对正方形矩阵和向量运算过程中涉及到的运算器之间就是解耦的，即运算器之间不会相互依赖，从而既可以提高运算的效率，还可以减少专用集成电路中运算器的数量，进而以减少芯片中运算器占据的面积。