[发明专利]形成三维集成布线结构的方法及其半导体结构

说明书

本公开披露了用于形成3D集成布线结构的方法和结构的实施例。该方法可以包括在第一衬底中形成电介质层；在第一衬底的正面上形成具有第一导电接触的半导体结构；以及在第一衬底的背面形成第二导电接触，其中第二导电接触延伸穿过所述电介质层的背面并连接到所述第一导电接触的第二端。3D集成布线结构可包括具有正面和背面的第一衬底；第一衬底中的电介质层；半导体结构，位于第一衬底的正面上，具有第一导电接触；以及在第一衬底的背面上的第二导电接触，第二导电接触延伸穿过电介质层的背面并连接到第一导电接触的第二端。

本申请是申请日为2018年06月08日，发明名称为“形成三维集成布线结构的方法及其半导体结构”，申请号为201880005423.9的专利申请的分案申请。

相关申请的交叉引用

本申请要求享有于2017年8月31日提交的中国专利申请第201710774763.5号的优先权，其全部内容通过引用的方式并入本文中。

技术领域

本公开内容的实施例涉及半导体制造技术的领域，尤其涉及用于形成3D集成布线结构(例如，存储结构)的方法。

背景技术

通过改进工艺技术、电路设计、编程算法和制造工艺，可以将平面存储单元缩放到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高。结果，平面存储单元的存储密度接近上限。

3D存储架构可以解决平面存储单元中的密度限制。3D存储架构包括存储阵列和用于控制进出存储阵列的信号的周边组件。

发明内容

本公开披露了形成3D集成布线结构的方法及其半导体结构的实施例。

首先接露的是一种形成3D集成布线结构的方法，包括：在第一衬底中形成电介质层；在第一衬底的正面上形成具有第一导电接触的半导体结构；在所述第一衬底的背面形成第二导电接触，其中所述第二导电接触延伸穿过所述电介质层的背面并连接到所述第一导电接触的第二端。在一些实施例中，半导体结构包括电介质层上方的第一导电层和第一导电接触。在一些实施例中，第一导电接触的第一端连接到第一导电层，以及第一导电接触的第二端延伸穿过所述电介质层的正面。

在一些实施例中，所述电介质层的背面位于所述第一衬底的正面和背面之间，以及所述电介质层的正面与所述第一衬底的正面相对于所述第一衬底的背面位于相同高度。

在一些实施例中，所述电介质层的背面位于所述第一衬底的正面和背面之间，以及所述电介质层的正面相对于所述第一衬底的背面高于所述第一衬底的正面。

在一些实施例中，所述电介质层的背面与所述第一衬底的正面高度相同，以及所述电介质层的正面相对于所述第一衬底的背面高于所述第一衬底的正面。

在一些实施例中，所述第一导电接触的第二端形成在与所述电介质层的正面相同的高度处。

在一些实施例中，所述第一导电接触的第二端形成在所述电介质层的正面和背面之间。

在一些实施例中，所述第一导电接触的第二端形成在与所述电介质层的背面相同的高度处。

在一些实施例中，所述方法还包括：在所述第二导电接触的侧壁和所述第一衬底之间设置绝缘层。

在一些实施例中，所述方法还包括：在形成所述第二导电接触之前，执行减薄工艺以从所述第一衬底的背面减小所述第一衬底的厚度。

在一些实施例中，所述方法还包括：在执行所述减薄工艺之后，在所述第一衬底的背面上形成第一钝化层。

在一些实施例中，所述方法还包括：将第二衬底与所述半导体结构连接，使得所述半导体结构夹在所述第一衬底和所述第二衬底之间。