[发明专利]一种晶圆级芯片结构、多芯片堆叠互连结构及制备方法

说明书

本发明公开了一种晶圆级芯片结构、多芯片堆叠互连结构及制备方法，其中晶圆级芯片结构，包括：硅通孔，所述硅通孔位于晶圆的第一表面至第二表面的预设距离；晶圆的第一表面包括：有源区、多层再分布线层以及凸点；所述晶圆的第二表面包括：凸点下金属化层及凹形绝缘介质层，所述凹形绝缘介质层的凹形结构数量与所述硅通孔的数量一致，且所述凹形绝缘介质层的底部被所述硅通孔的底部隔断，所述凸点下金属化层填充所述凹形绝缘介质层内与所述硅通孔电连接。本申请提供的实施例对TSV盲孔刻蚀片内深度均匀性不敏感，避免了现有技术中的超高选择比Si/SiOx干法刻蚀及铜原子扩散等对有源区的影响。

技术领域

本发明涉及半导体封装技术领域，具体涉及一种晶圆级芯片结构、多芯片堆叠互连结构及制备方法。

背景技术

硅通孔TSV制造的关键工艺步骤是TSV背面露头，现有技术中的针对TSV背面露头有两种：第1种，首先通过减薄抛光工艺至TSV底部尚未露出时停止，接着采用干法刻蚀回刻使TSV凸起、低温SiOx/SiNx沉积、晶圆抛光工艺等实现TSV背面露头；第2种，首先通过减薄抛光工艺至TSV背部铜完全露出，接着采用干法刻蚀回刻使TSV凸起、低温SiOx/SiNx沉积、晶圆抛光等实现TSV背面露头。对于第1种方案，其难点在于：通过减薄抛光可能会因没有停止层而导致TSV底部铜露出，从而导致方案失败。另外，在回刻过程中，考虑到TSV底部的SiOx厚度只有100-200nm，而Si衬底回刻深度可能达到2-5um，回刻过程中的Si/SiOx刻蚀选择比高达20:1～50:1，工艺难度较大；对于第2种方案，通过减薄抛光至TSV背部铜露出的过程中，铜原子可能会因无阻挡层而污染晶圆的有源区，在晶圆衬底引入杂质能级而导致晶体管工作失效，虽然通过随后的回刻工艺能够降低这种风险，但是不能消除这种风险。

发明内容

因此，本发明提供一种晶圆级芯片结构、多芯片堆叠互连结构及制备方法，克服现有技术中的超高选择比Si/SiOx干法刻蚀，工艺难度大或铜原子扩散等对有源区污染的缺陷。

第一方面，本发明提供一种晶圆级芯片结构，包括：硅通孔，所述硅通孔位于所述晶圆的第一表面至第二表面的预设距离；

所述晶圆的第一表面包括：有源区、多层再分布线层以及凸点；所述晶圆的第二表面包括：凸点下金属化层及凹形绝缘介质层，所述凹形绝缘介质层的凹形结构数量与所述硅通孔的数量一致，且所述凹形绝缘介质层的底部被所述硅通孔的底部隔断，所述凸点下金属化层填充所述凹形绝缘介质层内与所述硅通孔电连接。

在一实施例中，所述的晶圆级芯片结构，还包括：光刻胶层，所述光刻胶层位于凹形绝缘介质层与凹形绝缘介质层内的硅通孔之间，其厚度与所述硅通孔位于凹形绝缘介质层内的长度一致。

第二方面，本发明实施例提供一种晶圆级多芯片堆叠互连结构，包括：芯片键合体、基板及引出端子，所述芯片键合体转接于所述基板的第一表面，引出端子形成于所述基板的第二表面，其中，

芯片键合体，包括堆叠设置的多个单体晶圆级芯片，多个单体晶圆级芯片直接通过键合层连接，所述单体晶圆级芯片包括：一个第一芯片结构、及至少一个第二芯片结构，所述至少一个第二芯片结构位于所述基板近端，所述第一芯片结构位于所述基板远端；所述第二芯片结构为第一方面所述的晶圆级芯片结构。

在一实施例中，所述第一芯片结构，包括：未完全贯穿晶圆的硅通连接结构，其第一表面包括：有源区、多层再分布线层以及凸点，第二表面为晶圆面。

在一实施例中，第一芯片结构、第二芯片结构的第一表面均包括：非导电胶膜层，包覆所述凸点，所述非导电胶膜层的厚度大于所述凸点的高度；

所述键合层包括：单体晶圆级芯片之间的凸点连接及包覆所述凸点连接的非导电胶膜层。

在一实施例中，所述结构还包括：塑封层，基于基板级的包覆所述芯片键合体。

第三方面，本发明实施例提供一种晶圆级芯片结构的制备方法，包括如下步骤：