[发明专利]一种时序控制板

权利要求书

1.一种时序控制板，其特征在于，包括：

I2C接口，包括第一控制信号线，所述第一控制信号线用于输出第一控制信号；

主时序控制芯片，通过第一开关芯片与所述I2C接口连接，且与电源管理芯片连接；

次时序控制芯片，通过第二开关芯片和所述I2C接口连接；

SPI接口，包括第二控制信号线及第三控制信号线，所述第二控制信号线用于输出第二控制信号，所述第三控制信号线用于输出第三控制信号；

主时序控制闪存，通过第三开关芯片和第四开关芯片与所述SPI接口连接；

次时序控制闪存，通过第五开关芯片和第六开关芯片与所述SPI接口连接；

第一信号转换模块，连接所述第一控制信号和所述第三控制信号，输出第四控制信号，所述第四控制信号用于控制所述第一开关芯片，所述第一控制信号用于控制所述主时序控制芯片，所述第三控制信号用于控制所述第二开关芯片；

第二信号转换模块，连接所述第二控制信号和所述第三控制信号，所述第二控制信号用于控制所述第三开关芯片和所述第四开关芯片，所述第三控制信号用于控制所述第五开关芯片和所述第六开关芯片；

第三信号转换模块，连接所述第二控制信号和所述电源管理芯片；以及

第四信号转换模块，连接所述第三控制信号和所述电源管理 芯片；

其中，所述第三信号转换模块和所述第四信号转换模块用于控制所述电源管理芯片，所述第一开关芯片、所述第二开关芯片、所述第三开关芯片、所述第四开关芯片、所述第五开关芯片及所述第六开关芯片均为二进二出芯片。

2.根据权利要求1所述的时序控制板，其特征在于，所述I2C接口还包括第一串行时钟信号线、第一串行数据线，所述第一开关芯片的输入端接所述第一串行时钟信号线和所述第一串行数据线，输出端接所述主时序控制芯片，控制端接所述第四控制信号。

3.根据权利要求2所述的时序控制板，其特征在于，所述第二开关芯片的输入端接所述第一串行时钟信号线和所述第一串行数据线，输出端接所述次时序控制芯片，控制端接所述第三控制信号。

4.根据权利要求1所述的时序控制板，其特征在于，所述SPI接口还包括片选信号线、第二串行时钟信号线、串行输出数据线、串行输入数据线，所述第三开关芯片的输入端接所述片选信号线和所述第二串行时钟信号线，输出端接所述主时序控制闪存，控制端接所述第二控制信号；所述第四开关芯片的输入端接所述串行输出数据线和所述串行输入数据线，输出端接所述主时序控制闪存，控制端接所述第二控制信号。

5.根据权利要求4所述的时序控制板，其特征在于，所述第五开关芯片的输入端接所述片选信号线和所述第二串行时钟信号线，输出端接所述次时序控制闪存，控制端接所述第三控制信号；所述第六开关芯片的输入端接所述串行输出数据线和所述串行输入数据线，输出端接所述次时序控制闪存，控制端接所述第三控制信号。

6.根据权利要求1所述的时序控制板，其特征在于，所述第一信号转换模块包括第一晶体管、第二晶体管、第三晶体管、数字逻辑电压及地，所述第一晶体管的栅极接所述第一控制信号，所述第一晶体管的源极接地，所述第一晶体管的漏极接所述数字逻辑电压和所述第二晶体管的栅极，所述第二晶体管的源极接地，所述第二晶体管的漏极接所述数字逻辑电压和所述第四控制信号及所述第三晶体管的漏极，所述第三晶体管的源极接地，所述第三晶体管的栅极接所述第三控制信号。

7.根据权利要求1所述的时序控制板，其特征在于，所述第二信号转换模块包括第四晶体管及地，所述第四晶体管的栅极接所述第三控制信号，源极接地，漏极接所述第二控制信号。

8.根据权利要求1所述的时序控制板，其特征在于，所述第三信号转换模块包括第五晶体管、数字逻辑电压及地，所述第五晶体管的栅极接所述第二控制信号，源极接地，漏极接所述数字逻辑电压和所述电源管理芯片。

9.根据权利要求1所述的时序控制板，其特征在于，所述第四信号转换模块包括第六晶体管、数字逻辑电压及地，所述第六晶体管的栅极接所述第三控制信号，源极接地，漏极接所述数字逻辑电压和所述电源管理芯片。