[发明专利]一种高精度多模多频北斗导航SoC芯片

说明书

一种高精度多模多频北斗导航SoC芯片，由基带算法模块、高性能微处理器、高性能ADC模块、DDR3接口模块和低速扩展接口等部分组成。所述基带算法模块包含：GNSS跟踪模块、抗干扰模块、电文与伪距处理模块、时间同步与授时模块、低功耗长码直捕模块；所述高性能微处理器采用非对称架构，每个内核具有独享的外设，两个内核也有共享的外设；所述芯片具有DDR3/DDR3L的控制器，并且内部集成了PUB和PHY，能够连接DDR3或者DDR3L的存储器；所述芯片上集成了10路高精度ADC，由五个2通道ADC构成。本发明在SoC实现上，相比现有技术产品功能更为齐备，芯片处理能力更强，采用了ARM A53处理器，芯片功耗和集成度均明显优于现有技术，实现了SoC芯片的小尺寸、低成本、高集成度设计。

技术领域

本发明属于卫星导航技术领域，具体地说，是涉及一种高精度多模多频北斗导航SoC芯片。

背景技术

2019年北斗全球系统系统已全部部署完毕，标志着全球系统核心星座部署完成，将为全球用户提供性能优异的导航服务，以及全球短报文通信、国际搜救等特色服务，相较于北斗之前的系统系统，北斗全球系统有四方面的性能提升：一是更高的精度，北斗全球基本系统建成后，全球定位精度10米；在亚太地区定位精度，由原来的6米提升至5米；二是更强的原子钟，北斗卫星采用了更高性能的铷原子钟和氢原子钟，铷原子钟天稳定度为10-14量级，氢原子钟天稳定度为10-15量级。三是更新的技术，北斗卫星通过采用新的技术，空间信号精度优于0.5m。四是更优的信号，北斗卫星增加了性能更优的互操作信号B1C，同时，在全球系统中将B2I信号升级为性能更优的B2a信号。

北斗全球系统更为优越的性能，未来需求将呈爆发式增长，无论军用、行业应用还是民用北斗设备都将在未来2-3年内更换为北斗全球系统装备。相比基于导航芯片实现的基带产品，传统的基于FPGA实现的方案存在以下几个问题，一是成本居高不下，FPGA本身的成本都在数百元，加上外部的AD器件等器件成本单个基带产品的成本至少在2000元以上，成本的居高不下限制了北斗产品的进一步推广，特别是单兵和弹载方面，需求量非常大，降低成本已是必然要求，本产品的顺利实施预期将单颗基带产品降低50%，极大促进基带芯片的推广应用；二是目前基于FPGA的方案集成度不高，板卡体积无法做小，导致设备体积大，携带不变，单兵应用对产品的小型化和轻便化有着强烈的要求；三是基于FPGA的功耗大，对于便携式设备，需要工作时间长，对降低功耗有着强烈的需求；四是FPGA大多采用国外的产品实现，在自主、安全和可控方面对国产化芯片替代有着强烈要求。基于以上几点，设计低功耗、高集成度和高精度的北斗导航芯片是北斗产业发展的必然选择。

目前国内主要的北斗芯片存在以下几个问题：1、只支持单一频点，不支持多模多频；2、芯片只支持基带功能，没有SoC化；3、芯片定位精度不够，不支持厘米级定位。

发明内容

为了解决上述现有技术存在的问题，本发明提出了一种高精度多模多频北斗导航SoC芯片，在达到高精度的同时，支持BDs的全部信号格式，包含民码和军码，包括B1I、B1C、B1A、B2A、B3I、B3Q、B3A、B3AE，而且支持GPS的L1C\A、L1C、L2C频点，GLN的G1和GEO和E10S频点，GLN的G1和GEO和E10S频点，做到多模多频兼容。

本发明芯片由基带算法模块、高性能微处理器、高性能ADC模块、DDR3接口模块和低速扩展接口等部分组成。

基带算法模块包含：GNSS跟踪模块、抗干扰模块、电文与伪距处理模块、时间同步与授时模块、低功耗长码直捕模块。

高性能微处理器部分包含：双核MCU采用非对称架构，每个内核具有独享的外设，两个内核也有共享的外设。两个MCU处理器内核可以具有不同的主频。CPU1的所有外设均为可以为两个CPU访问，即是共享外设。CPU0的部分外设仅CPU0可访问，CPU1不可访问，处理器内核及浮点协处理器完成PVT解算，输出定位、测速结果，同时对用户提供一个开放的可编程处理器接口，可根据用户需求完成进一步的功能。