[发明专利]一种量子芯片测试结构、其制备方法和测试方法

说明书

本发明公开了一种量子芯片测试结构、其制备方法和测试方法。量子芯片测试结构包括：衬底；位于所述衬底上的超导约瑟夫森结；以及覆盖所述超导约瑟夫森结或其连接结构的导电膜层，所述导电膜层用于实现与探针的电接触并保护超导约瑟夫森结或其连接结构。本发明通过在超导约瑟夫森结或其连接结构上覆盖有导电膜层，通过这一导电膜层实现超导约瑟夫森结或其连接结构不受探针损伤，实现接触性测试。该结构和方法整体简单，成本低廉，测试效率高。

技术领域

本发明属于量子技术领域，特别涉及一种量子芯片测试结构、其制备方法和测试方法。

背景技术

量子计算是一种遵循量子力学规律调控基本信息单元进行计算的新型计算模式。经典计算的基本信息单元是经典比特，量子计算的基本信息单元是量子比特，经典比特只能处于一种状态，即0或1，而基于量子力学态叠加原理，量子比特的状态可以处于多种可能性的叠加状态，因而量子计算的计算效率远远超过经典计算的计算效率。

目前，量子相关技术尚处于起步阶段。量子芯片主要包含超导量子芯片、半导体量子芯片、量子点芯片、离子阱及NV(金刚石)色心等，量子芯片上至少具有一个量子比特，每个量子比特包括相互耦合连接的探测器和量子比特装置。对于超导量子芯片而言，量子比特包括对地电容、与电容并联的闭环装置、以及控制信号线，该闭环装置由约瑟夫森结并联构成，其中，约瑟夫森结(Josephson junction)，或称为超导隧道结，一般是由两块超导体夹以某种很薄的势垒层(厚度≤Cooper电子对的相干长度)而构成的结构，例如S(超导材料层)—I(半导体或绝缘体材料层)—S(超导材料层)结构，简称SIS。约瑟夫森结的性能质量直接决定超导量子比特性能的好坏，因此必须进行测试来确认是否合格。

根据传统半导体测试方案，测试包括非接触式测试和接触式测试。对于非接触式测试，芯片上可以包括两种超导约瑟夫森结，一种为测试结，一种为功能结，测试结一般分布在芯片的角落，若测试结的测试结果通过，则认为功能结也是正常的。但是，这是基于工艺成熟，形成的测试结和功能结一致性较好的前提，而量子芯片的制备与传统半导体工艺存在差异，就导致目前工艺稳定性达不到标准，可能出现测试结通过但实际功能结异常的情况。对于接触式测试，由于超导约瑟夫森结的结构敏感，些微的微结构损伤可能就会导致超导约瑟夫森结异常，因此目前的普遍认知是无法采用接触式方法进行测量。

发明内容

本发明的目的在于，提供一种量子芯片测试结构、其制备方法和测试方法，实现超导约瑟夫森结的接触式测试，并实现测试结构-量子芯片的直接转变。

为了解决上述问题，根据本发明的第一方面，提供一种量子芯片测试结构，包括：

位于衬底上的超导约瑟夫森结；以及

位于所述超导约瑟夫森结上的导电膜层，所述导电膜层用于实现与探针的电接触并保护所述超导约瑟夫森结。

根据本发明的第二方面，提供一种量子芯片测试结构的制备方法，包括：

在衬底上制备超导约瑟夫森结；以及

形成导电膜层于所述超导约瑟夫森结上，所述导电膜层用于实现与探针的电接触并保护所述超导约瑟夫森结。

根据本发明的第三方面，提供一种量子芯片测试结构，包括：

位于衬底上的超导约瑟夫森结及其连接结构；以及

位于所述超导约瑟夫森结的连接结构上的导电膜层，所述导电膜层用于实现与探针的电接触并保护所述超导约瑟夫森结的连接结构。

根据本发明的第四方面，提供一种量子芯片测试结构的制备方法，包括：

在衬底上制备超导约瑟夫森结及其连接结构；以及

形成导电膜层于所述超导约瑟夫森结的连接结构上，所述导电膜层用于实现与探针的电接触并保护超导约瑟夫森结的连接结构。