[发明专利]用于低延迟确认的系统和方法

说明书

一种用于低延迟确认的系统和方法包括通信单元，通信单元包括处理器、耦合到处理器的发射器以及耦合到处理器的接收器。通信单元被配置为向另一个通信单元发射消息，从另一通信单元接收确认信号的一次或多次重复中的第一组，以及在完全接收所述确认信号的一次或多次重复中的第二组的最后一次重复之前，对确认信号进行解码。确认信号具有部分可解码结构。在一些实施例中，每次重复都是在一个符号周期期间接收的同一时域波形的重复。在一些实施例中，时域波形的频域特性由针对每K个音调的一个非零音调构成，K等于所述第一组和所述第二组中的重复数量之和。

本申请是申请日为2016年02月11日，申请号为201680014868.4的同名专利申请的分案申请。

相关申请

本申请要求享有于2015年11月11日提交的美国实用新型专利申请No.14/938,790的权益，并且要求于2015年3月13日提交的美国临时专利申请No.62/133,209的优先权，通过引用的方式将每个专利申请的全部内容并入本文中。

技术领域

本公开总体上涉及用于计算装置的通信方法，并且更具体而言涉及低延迟确认。

背景技术

诸如第三代(3G)、第四代(4G)和第五代(5G)移动电话网络之类的很多当今的通信系统使用一种或多种复杂信令和/或消息协议来交换数据和其它信息。这些通信系统的目标之一是在基站和用户设备(UE)之间可靠而准确地交换数据。例如，使用混合自动重复请求(HARQ)的协议使用错误检测代码和/或错误校正代码的组合来确定消息何时包含错误并使错误的校正自动进行，而无需重发消息。为了支持错误检测和/或校正，HARQ向通信系统中引入了开销，其可能会降低通信信道的使用效率。

因此，希望的是提供用于例如通过减少发射消息和该消息的对应确认之间的往返时间来高通信效率的系统和方法。

发明内容

根据一些实施例，通信单元包括处理器、耦合到处理器的发射器和耦合到处理器的接收器。处理器被配置为使用发射器在数据信道上向另一通信单元发射数据消息，使用接收器在控制信道上从另一通信单元接收确认信号的一次或多次重复中的第一组，以及在经由接收器在控制信道上完全接收确认信号的一次或多次重复中的第二组的最后一次重复之前，对确认信号解码。确认信号具有部分可解码结构。

根据一些实施例，一种发射消息的方法包括由发射机在数据信道上向接收机发射数据消息，由发射机在控制信道上从接收机接收确认信号的一次或多次重复中的第一组，以及当在控制信道上完全接收确认信号的一次或多次重复中的第二组的最后一次重复之前，由发射机对确认信号解码。确认信号具有部分可解码结构。

根据一些实施例，通信单元包括处理器、耦合到处理器的发射器和耦合到处理器的接收器。处理器被配置为经由接收器在数据信道上从另一通信单元接收数据消息，对数据消息解码，并且响应于所述解码而经由发射器在控制信道上将确认信号发射到另一通信单元。确认信号具有部分可解码结构。

根据一些实施例，用于通信单元的模块包括用于在数据信道单元上向另一个通信单元发射数据消息的模块，用于在控制信道单元上从另一通信单元接收确认信号的一次或多次重复中的第一组的模块，以及用于在经由用于接收的模块在控制信道单元上完全接收确认信号的一次或多次重复中的第二组的最后一次重复之前对确认信号解码的模块，其中确认信号具有部分可解码结构。

附图说明

图1是根据一些实施例的通信系统的简化示图。

图2是根据一些实施例的具有部分可解码结构的确认信号的简化示图。

图3是根据一些实施例的确认信号的往返时间的简化示图。

图4是根据一些实施例的在使用具有部分可解码结构的确认信号时的往返时间节省的简化示图。