[发明专利]电压位准偏移设备

说明书

一种用于SRAM元件的电压位准偏移器包括位准偏移器输入并提供第二电压位准。电压输入端子接收处于第一电压位准的第一信号，并且反相器具有输入端和输出端，其中该电压输入端子连接到反相器输入端。当互补位准偏移输出电压的电压上升到逻辑1时，第一电压选择器选择性地施加中间电压到第一互补对中的PMOS晶体管的栅极，并且当位准偏移输出电压节点的电压上升到逻辑1时，第二电压选择器施加该中间电压到第二互补对中的PMOS晶体管的栅极。由此减小了PMOS晶体管的电流，从而导致较低的能量耗散并支持第一和第二电压位准之间更大的电压分离。

技术领域

本案是关于一种电压位准偏移设备，特别是关于一种在多个电压域中于SRAM使用的电压位准偏移设备。

背景技术

一种常见类型的集成电路记忆体的是静态随机存取记忆体(static randomaccess memory，SRAM)元件。典型的SRAM记忆体元件包括记忆体单元阵列，其中每个记忆体单元具有六个连接在上限参考电位和下限参考电位(通常为接地)之间的晶体管。每个记忆体单元具有两个可以储存信息的储存节点。第一节点储存所需的信息，而补充信息储存在第二储存节点处。

“双轨”SRAM架构是指一种SRAM布置，在该SRAM布置中某些记忆体逻辑在低压域中操作，而记忆体阵列在高压域中操作。通过在高电压域中操作SRAM阵列，改善了静态杂讯容限，使得单独记忆体单元在暴露于杂讯时能够保持所需的逻辑状态。此外，显著降低了记忆体泄漏功率。泄漏功率的增益随着高电压值和低电压值之差的增大而增大。

发明内容

本案的一实施例是关于电压位准偏移设备，并且包括电压输入端子，用以接收以第一电压位准操作的第一信号，以及具有输入端和输出端的反相器，电压输入端子连接到反相器输入端；第一互补对的PMOS和NMOS晶体管，第一互补对的PMOS和NMOS晶体管漏极连接在一起，连接的漏极建立互补位准偏移输出电压节点，并且电压输入端子连接到第一互补对中的NMOS晶体管的栅极；第二互补对的PMOS和NMOS晶体管，第二互补对的PMOS和NMOS晶体管漏极连接在一起，连接的漏极建立一位准偏移输出电压节点，并且反相器的输出端连接到第二互补对中的NMOS晶体管的栅极；以及第一电压选择器，第一电压选择器连接在位准偏移输出节点与第一互补对中的PMOS晶体管的栅极之间，以及第二电压选择器，第二电压选择器连接在互补位准偏移输出节点与第二互补对中的PMOS晶体管之间，当互补位准偏移输出电压节点的电压上升到一逻辑1时，第一电压选择器选择性地向第一互补对中的PMOS晶体管的栅极施加一中间电压，并且当位准偏移输出节点的电压上升到一逻辑1时，第二电压选择器向第二互补对中的PMOS晶体管的栅极施加中间电压。

附图说明

当结合附图阅读时，从以下详细描述可以最好地理解本案的一实施例的各态样。应注意，根据行业中的标准实践，各种特征未按比例绘制。实际上，为了论述的清楚性，可以任意地增大或缩小各种特征的尺寸：

图1是图示根据一实施例的示例性低电压位准偏移器的各态样的电路图；

图2是根据一实施例的模拟时序图，其图示了随着位准偏移输入信号(LSIN)下降而在图1的位准偏移器的各个节点处随时间推移的代表性电压位准；

图3是根据一实施例的模拟时序图，其图示了随着位准偏移输入信号(LSIN)上升而在图1的位准偏移器的各个节点处随时间推移的代表性电压位准；

图4是根据一些实施例的可以用于产生电压Vm的代表性PMOS二极管的电路图；

图5是根据一实施例的方块图，图示了对图1的低压位准偏移器的示例输入的各态样，以及位准偏移器与在VDDM域中操作的记忆体阵列、字线驱动器、本地输入/输出和本地控制的代表性关系；

图6是根据一实施例的可由位准偏移器采用的方法的代表性方块图。

【符号说明】

10,50:位准偏移器/位准偏移块/位准偏移电路