[发明专利]一种半导体芯片、制备方法及应用电路

权利要求书

1.一种半导体芯片，其特征在于，包括：

N型衬底，电阻率为0.2-0.3Ω/cm；

设置在N型衬底上下两侧的第一N型扩散层，结深为60~100μm，方块电阻为800~1500Ω/□；

设置在第一N型扩散层中的P型扩散层，扩散结深为25~30μm，方块电阻为40~50Ω/□；

在正面的P型扩散层上设置若干个第二N型扩散层，扩散结深为10~12μm，方块电阻0.6~0.8Ω/□；

在围绕外围的第二N型扩散层上设置SiO2掩蔽层，厚度为2.5~3.0μm；

在正面的第一N型扩散层设置正面金属层，材料为Al-Ti-Ni-Ag，厚度3.5~4.0μm；

在背面的第一N型扩散层设置背面金属层，材料为Al-Ti-Ni-Ag，厚度3.5~4.0μm，由此形成NPNP型半导体结构。

2.如权利要求1所述的半导体芯片，其特征在于，选择不同电阻率的N型衬底材料，结合对第一N型扩散层的扩散浓度和深度的控制，用于对半导体芯片进入保护动作后的导通压降进行定量控制。

3.如权利要求2所述的半导体芯片，其特征在于，N型衬底材料电阻率为0.20~0.25Ω/cm时，第一N型扩散层的扩散深度为80~100微米。

4.如权利要求2所述的半导体芯片，其特征在于，N型衬底材料电阻率为0.26~0.30Ω/cm时，第一N型扩散层的扩散深度为60~80微米。

5.一种半导体芯片的制备方法，其特征在于，包括以下步骤：

S10，选择N型衬底材料，片厚300μm，衬底电阻率为0.2~0.3Ω/cm；

S20，清洗，生长氧化层，厚度为2μm；

S30，在N型衬底上下两侧进行第一N型扩散，结深60~100μm，方块电阻800~1500Ω/□；

S40，在第一N型扩散层中光刻P型扩散层， 结深25~30μm，方块电阻40~50Ω/□；

S50，在正面的P型扩散层上光刻若干个第二N型扩散层，采用磷扩散，扩散温度为1145-1155℃，扩散时间为260-300min，结深10~12μm，方块电阻0.6~0.8Ω/□；

S60，刻蚀引线孔，表面金属化，材料为Al-Ti-Ni-Ag，厚度为3.5~4.0μm；

S70，背面金属化，材料为Al-Ti-Ni-Ag，厚度为3.5~4.0μm。

6.如权利要求5所述的半导体芯片的制备方法，其特征在于，步骤S30中，进一步包括：采用磷扩散，扩散温度为1265-1275℃，扩散时间为11000-13000min。

7.如权利要求5所述的半导体芯片的制备方法，其特征在于，步骤S40中，进一步包括：采用硼扩散，1245~1255℃，900-1100min。

8.一种半导体芯片的应用电路，其特征在于，包括保险丝，与保险丝串联的后级负载电路，以及与后级负载电路并接的半导体芯片，包括以下工作状态：

所述半导体芯片在未动作前处于断态，仅有微安级的漏电；

当由于某种意外造成输入端的电压上升，过了触发点，所述半导体芯片以微秒级的速度动作，动作后拉低所述半导体芯片两端的电压值至低于额定电压，此时整个回路电流激增，此时半导体芯片处于高功率状态，此时串联在回路中的保险丝的电流大幅度超过额定值，保险丝进入熔断倒计时，此过程设计为不超过3~5个毫秒时间，一定比例的保险丝在此阶段熔断，回路被切断，保护功能实现；

半导体芯片正常抵抗持续的远超额定的大电流不超过1~3个微秒，半导体芯片将被热击穿进入芯片低阻态，公称融化热能在50~100A²S的保险丝在10~20毫秒的时间内熔断，

所述半导体芯片包括：

N型衬底，电阻率为0.2-0.3Ω/cm；

设置在N型衬底上下两侧的第一N型扩散层，结深为60~100μm，方块电阻为800~1500Ω/□；

设置在第一N型扩散层中的P型扩散层，扩散结深为25~30μm，方块电阻为40~50Ω/□；

在正面的P型扩散层上设置若干个第二N型扩散层，扩散结深为10~12μm，方块电阻0.6~0.8Ω/□；

在围绕外围的第二N型扩散层上设置SiO2掩蔽层，厚度为2.5~3.0μm；

在正面的第一N型扩散层设置正面金属层，材料为Al-Ti-Ni-Ag，厚度3.5~4.0μm；

在背面的第一N型扩散层设置背面金属层，材料为Al-Ti-Ni-Ag，厚度3.5~4.0μm，由此形成NPNP型半导体结构。