[发明专利]一种可配置分辨率的时钟相移电路

权利要求书

1.一种可配置分辨率的时钟相移电路，其特征在于，所述时钟相移电路包括第一MOS管、第二MOS管构成的一组差分对管，以及第三MOS管和第四MOS管构成的另一组差分对管；所述第一MOS管和所述第二MOS管的源端相连并连接第一电流模块的输出端，所述第一MOS管的栅端输入第一差分输入时钟，所述第二MOS管的栅端输入第二差分输入时钟，所述第一差分输入时钟和所述第二差分输入时钟构成第一差分输入时钟对；所述第三MOS管和所述第四MOS管的源端相连并连接第二电流模块的输出端，所述第四MOS管的栅端输入第三差分输入时钟，所述第三MOS管的栅端输入第四差分输入时钟，所述第三差分输入时钟和所述第四差分输入时钟构成与所述第一差分输入时钟对具有预定相位差的第二差分输入时钟对，所述第三差分输入时钟与所述第一差分输入时钟之间间隔预定相位差且所述第四差分输入时钟与所述第二差分输入时钟之间间隔所述预定相位差；

所述第一MOS管和所述第四MOS管的漏端相连并连接第五NMOS管的漏端，所述第五NMOS管的源端接地；所述第二MOS管和所述第三MOS管的漏端相连并连接第六NMOS管的漏端，所述第六NMOS管的源端接地；所述第五NMOS管和所述第六NMOS管的栅端相连并连接至偏置电源端，所述第五NMOS管和所述第六NMOS管在偏置电源的作用下分别提供相同的下拉电流；

所述第一电流模块具有输出n级大小不同的第一电流的功能，所述第二电流模块具有输出n级大小不同的第二电流的功能，且所述第一电流和所述第二电流的总和始终与所述下拉电流相等；

所述第六NMOS管的漏端输出第一差分输出时钟，所述第五NMOS管的漏端输出第二差分输出时钟，所述第一差分输出时钟和所述第二差分输出时钟构成一组相对于所述第一差分输入时钟对具有输出时钟相移的差分输出时钟对，所述第一差分输出时钟相对于所述第一差分输入时钟具有所述输出时钟相移，所述第二差分输出时钟相对于所述第二差分输入时钟具有所述输出时钟相移，所述输出时钟相移与所述第一电流的大小相对应。

2.根据权利要求1所述的时钟相移电路，其特征在于，n个所述第一电流在0至所述下拉电流之间均匀分布，对应的所述第二电流在所述下拉电流至0之间均匀分布，不同输出时钟相移之间的分辨率为：

其中，Δφ为所述第一差分输入时钟对和所述第二差分输入时钟对之间的所述预定相位差。

3.根据权利要求1或2所述的时钟相移电路，其特征在于，所述第一电流模块和所述第二电流模块的结构相同，每个电流模块分别包括n个并联支路，各个所述并联支路的结构相同且每个所述并联支路分别包括串联的电流源和开关，所述电流源的输出端通过所述开关连接所述电流模块的输出端，每个所述电流源提供的灌电流为I/n，I为所述下拉电流；所述第一电流模块中闭合的开关的数量与所述第二电流模块中断开的开关的数量相同，所述差分输出时钟对相对于所述第一差分输入时钟对的所述输出时钟相移与所述第一电流模块中闭合的开关的数量相对应。