[发明专利]一种半导体结构的形成方法

说明书

本申请涉及一种半导体结构的形成方法，所述方法包括：提供半导体衬底，所述半导体衬底中形成有深沟槽；使用原子层沉积工艺在所述深沟槽的底部和侧壁形成第一隔离层；使用化学气相沉积法在所述第一隔离层表面形成第二隔离层，所述第一隔离层和第二隔离层填满所述深沟槽。本申请所述的半导体结构的形成方法，20％至30％的深沟槽结构采用ALD填充，70％至80％的深沟槽结构采用CVD来填充，通过控制ALD和CVD的比例，在不影响产能和成本的情况下，满足深沟槽工艺对阶梯覆盖能力的要求。

技术领域

本申请涉及半导体技术领域，尤其涉及一种半导体结构的形成方法。

背景技术

深沟槽隔离技术(deep trench isolation，DTI)广泛应用于包括移动电话和数码相机等应用的高分辨率CMOS(Complementary Metal Oxide Semiconductor)图像传感器(CIS，CMOS image sensor)。

然而，现有的沟槽填充技术，大多用于小尺寸(宽度小于200nm)深沟槽填充，难以满足客户大尺寸(宽度大于300nm)深沟槽填充工艺要求。为了满足深沟槽工艺对阶梯覆盖能力的要求，目前可以采用CVD(Chemical Vapor Deposition，化学气相沉积)中的原子层沉积技术ALD(Atomic layer deposition)来填充深沟槽。ALD在高深宽比的沟槽结构中也有着良好的阶梯覆盖能力，适合填充更深的沟槽。但ALD也存在价格昂贵，WPH(wafers perhour)低的缺点。特别是对于大尺寸深沟槽，现在并没有成熟适合生产的方法。如果单独使用ALD去填充，会对产能和成本有很大的影响，如果单独使用除ALD之外的CVD来填充，阶梯覆盖能力又会较差。

因此，有必要研发一种新的深沟槽隔离结构和填充方法，可以满足深沟槽工艺对阶梯覆盖能力的要求的同时，不影响成本和产能。

发明内容

针对目前大尺寸深沟槽结构形成工艺中，如果单独使用ALD去填充，会对产能和成本有很大的影响，如果单独使用除ALD之外的CVD来填充，阶梯覆盖能力又会较差的问题，本申请提供一种半导体结构的形成方法，结合ALD和常规CVD来填充深沟槽，通过控制ALD和常规CVD的比例在不影响产能和成本的情况下，满足深沟槽工艺对阶梯覆盖能力的要求。

本申请提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底中形成有深沟槽；使用原子层沉积工艺在所述深沟槽的侧壁和底部形成第一隔离层；使用化学气相沉积法在所述第一隔离层表面形成第二隔离层，所述第一隔离层和第二隔离层填满所述深沟槽。

在本申请的一些实施例中，所述深沟槽的宽度为150纳米至600纳米，所述深沟槽的深度为1.5微米至2.5微米。

在本申请的一些实施例中，所述第一隔离层在所述深沟槽中的总宽度为所述深沟槽宽度的20％至30％，所述第二隔离层在所述深沟槽中的总宽度为所述深沟槽宽度的70％至80％。

在本申请的一些实施例中，所述第一隔离层的材料和所述第二隔离层的材料相同。

在本申请的一些实施例中，所述原子层沉积工艺的工艺参数包括：第一反应物，所述第一反应物包括双(二乙基氨基)硅烷，所述双(二乙基氨基)硅烷的流量为1sccm至2sccm，第二反应物，所述第二反应物包括氧气，所述氧气的流量为4000sccm至6000sccm，所述第一反应物和第二反应物的总通入时间为0.2秒至0.4秒，反应时间为0.1秒至0.2秒，反应循环次数为2500次至3000次，反应温度为300摄氏度至350摄氏度，射频功率为3000W至3500W，压强为4.2torr至4.7torr。

在本申请的一些实施例中，所述第二反应物还包括一氧化二氮，所述一氧化二氮的流量为8000sccm至12000sccm。

在本申请的一些实施例中，形成所述第二隔离层的方法包括TEOS沉积法。